時(shí)鐘技術(shù)的未來發(fā)展：向分組網(wǎng)絡(luò)轉(zhuǎn)型(06-100)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫查詢
線路卡上 PLL(DPLL、APLL 或數(shù)字與模擬 PLL)的主要要求是監(jiān)控來自時(shí)鐘卡的系統(tǒng)時(shí)鐘并在發(fā)生故障時(shí)執(zhí)行無中斷參考轉(zhuǎn)換。線路卡上的 PLL 還必須執(zhí)行抖動(dòng)衰減，從而為線路卡器件提供低抖動(dòng)時(shí)鐘，以確保操作無故障并符合相關(guān)標(biāo)準(zhǔn)。
本文引用地址：http://www.ex-cimer.com/article/81182.htm如前所述，線路卡上的 PLL 鎖定于來自時(shí)鐘卡之一的背板參考時(shí)鐘，隨后其還將為 TSI、成幀器和 LIU 生成線路卡上所有必需的頻率。上述頻率通常分別為 8 kHz、1.544 MHz 和 2.048 MHz。我們假定背板參考時(shí)鐘頻率為 8 kHz 和 2 MHz。
線路卡還能從T1/E1線路提取時(shí)鐘參考，并將其提供給時(shí)鐘卡。通常它會(huì)是8 kHz的頻率參考。
分組線路卡(改進(jìn)版)
圖3 給出了一款簡(jiǎn)化線路卡，該線路卡不僅具有以太網(wǎng)接口，而且還能滿足傳統(tǒng) TDM 線路卡現(xiàn)有系統(tǒng)背板設(shè)置的要求。背板的時(shí)鐘和數(shù)據(jù)接口保持不變。NxDS0數(shù)據(jù)仍通過 TSI 傳輸，提取的線路卡時(shí)鐘以及背板時(shí)鐘卡時(shí)鐘仍為 8 kHz 和 2 MHz。
不過，就線路卡本身而言，VoIP 或 CESoP (電路仿真分組業(yè)務(wù))處理器協(xié)同以太網(wǎng)交換機(jī)與 FE/GE PHY 在以太網(wǎng)／IP網(wǎng)絡(luò)上傳遞 NxDS0 語音服務(wù)。
評(píng)論