<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設計應用 > 時鐘技術的未來發(fā)展:向分組網(wǎng)絡轉型(06-100)

          時鐘技術的未來發(fā)展:向分組網(wǎng)絡轉型(06-100)

          ——
          作者:卓聯(lián)半導體公司 Peter Meyer, Tyler Bailey 時間:2008-04-03 來源:電子產(chǎn)品世界 收藏

            就時鐘技術而言,改進的 PLL 必須鎖定于來自時鐘卡的傳統(tǒng) 頻率,并同時生成 時鐘頻率和分組時鐘頻率(如25 MHz)。就性能而言,用于物理層同步的分組時鐘頻率比單純的 頻率對抖動性能的要求更高。抖動生成與衰減會對改造的PLL提出更高要求。

          本文引用地址:http://www.ex-cimer.com/article/81182.htm

            從背板到網(wǎng)絡接口存在許多可能的時鐘路徑。首先,改進的 PLL 可為 FE/GE PHY生成 25 MHz 頻率,以實現(xiàn)物理層同步。其次,改進的 PLL 還能為 CESoP 或 Vo處理器生成 8 kHz 或 1.544 MHz/2.048 MHz 頻率,進而為分組網(wǎng)絡生成帶嵌入時鐘信息的分組。

            從網(wǎng)絡到背板也存在多種可能的時鐘路徑。首先,F(xiàn)E/GE PHY 可從物理線路提取頻率為 25 MHz 或 125 MHz的時鐘,進而分解為 8 kHz 頻率并提供給背板上的時鐘卡。其次,CESoP 或 Vo 處理器能根據(jù)帶嵌入時間戳的傳送進來的分組進行自適應時鐘恢復,從而為背板提供參考時鐘。

            分組線路卡(新型)

            圖4 給出了不帶傳統(tǒng) TDM 背板且完全采用分組技術的設備。在此情況下,時鐘很可能完全采用 25 MHz (或其倍數(shù))的頻率。這里給出的結構圖顯示了帶 GE/FE接口的分組線路卡。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();