微處理器電源

當(dāng)今采用先進(jìn)技術(shù)的電子產(chǎn)品，依賴于微處理器和FPGA。微處理器和FPGA需要多電源軌(圖1)。
 
圖1 微處理器的多軌系統(tǒng) 
在多軌電源系統(tǒng)設(shè)計(jì)中，上電時(shí)序和功耗是兩個(gè)關(guān)鍵考慮的因素。

上電時(shí)序

微處理器多軌電源系統(tǒng)中，上電時(shí)序是關(guān)鍵。這是因?yàn)樗蓪?dǎo)致系統(tǒng)閉鎖和啟動(dòng)過(guò)程中斷。閉鎖是在電子元件的電源軌之間低阻抗通路無(wú)意中生成的，它觸發(fā)寄生結(jié)構(gòu)，這相當(dāng)于短路。例如，在微處理器中，假若VI/O在Vcore之前到來(lái)或在Vcore躍降前VI/O關(guān)閉，都會(huì)產(chǎn)生閉鎖條件。上電過(guò)程的精心排序是避免閉鎖的唯一方法。按序加電軌，設(shè)計(jì)人員也可以限制前端電源的瞬時(shí)功率要求，使解扣達(dá)到電源限制閾值的風(fēng)險(xiǎn)減少。

上電浪涌(POS)或起動(dòng)電流是FPGA首次上電所吸進(jìn)的電流。POS是當(dāng)今FPGA結(jié)構(gòu)的固有影響，POS不能消除，只可以控制。

在起動(dòng)和初始化完成前，F(xiàn)PGA的單元都隨機(jī)地處于爭(zhēng)用狀態(tài)。在電源軌達(dá)到0.6V~0.8V時(shí)，這種低阻抗?fàn)顟B(tài)產(chǎn)生一個(gè)電流浪涌。同時(shí)，電源軌也必須充電與每個(gè)FPGA單元有關(guān)的固有電容，并對(duì)去耦(旁路)電容器(其值為幾百微法)充電。

這種浪涌電流是由電容器(I=cdv/dt)和FPGA起動(dòng)電流組成，它往往比穩(wěn)態(tài)電流大很多。然而，若輸入電壓慢速上升，則可大大降低電容充電電流。

與控制電流上升速度無(wú)關(guān)的其他重要參量是工作溫度。例如，Xilinx的Spartan II FPGA器件，在0℃時(shí)POS標(biāo)定為500mA，在低于0℃時(shí)，所標(biāo)定的POS上升到2A。
在大多數(shù)微處理器和FPGA的電源設(shè)計(jì)中，其輸入電壓大于芯核和I/O所需求的電壓，所以必須降壓。一般用于降低輸入電壓，并能實(shí)現(xiàn)軟啟動(dòng)的拓?fù)涫蔷€性穩(wěn)壓器和開(kāi)關(guān)電源。

功耗

電源的絕對(duì)功耗比較效率更重要，因?yàn)樗鼮樵O(shè)計(jì)師指明密度和板上熱點(diǎn)數(shù)。電源的可靠性直接與元件和板本身的溫度分布有關(guān)。通常，電源穩(wěn)壓器封裝在標(biāo)準(zhǔn)封裝(如TO220)中。這種封裝具有熱阻。假定環(huán)境溫度為45℃，功耗為1W，則TO220封裝將達(dá)到105℃溫度。此時(shí)，明顯的選擇是用散熱器，但這不適合于很多緊湊設(shè)計(jì)。

有兩種基本的變換器拓?fù)淇晒┻x擇。通常，線性拓?fù)浔乳_(kāi)關(guān)穩(wěn)壓器優(yōu)越，如果整個(gè)系統(tǒng)效率或熱管理不是重要的問(wèn)題，則應(yīng)選擇線性拓?fù)?。?shù)字電源軌相對(duì)不受開(kāi)關(guān)噪聲影響，因此比較適合于開(kāi)關(guān)電源變換器。相反，模擬電源軌對(duì)噪聲高度敏感，因此，通常需要線性穩(wěn)壓器。線性穩(wěn)壓器的頻率響應(yīng)和噪聲性能優(yōu)于開(kāi)關(guān)穩(wěn)壓器，這是由于輸出晶體管的高頻特性所致。而線性穩(wěn)壓器的效率是相當(dāng)?shù)偷?。而且需要外部元件?lái)實(shí)現(xiàn)軟啟動(dòng)。當(dāng)然，有不同類型線性穩(wěn)壓器，應(yīng)選擇適合微處理器和FPGA應(yīng)用的。例如，需要電壓軌小于1V，F(xiàn)PGA通常需要2.5V和1.8V軌，而低壓降穩(wěn)壓器(LDO)適合這些應(yīng)用。

表1給出圖1多軌系統(tǒng)中所用變換器的功耗和功率考慮。
 

軟啟動(dòng)

保證微處理器和FPGA能成功和重復(fù)上電的實(shí)用方法是軟啟動(dòng)，軟啟動(dòng)法也能處理時(shí)序要求和限制前端電源的瞬態(tài)到可接受的水平。

線性穩(wěn)壓器會(huì)在啟動(dòng)之后非常短的時(shí)間內(nèi)提供一個(gè)穩(wěn)定的輸出軌。但是，假若處理器或FPGA在啟動(dòng)期間，力圖獲得比線性穩(wěn)壓器給出的更多電流，則電壓軌將下降。這就是為什么在用線性穩(wěn)壓器時(shí)，實(shí)現(xiàn)軟啟動(dòng)功能需要外加的外部電路(圖2)。
 
圖2 軟啟動(dòng)實(shí)現(xiàn)電路

用開(kāi)關(guān)穩(wěn)壓器供電微處理器和FPGA的最大優(yōu)點(diǎn)是效率和容易實(shí)現(xiàn)軟啟動(dòng)功能。絕大多數(shù)專用降壓變換開(kāi)關(guān)穩(wěn)壓器，都有一個(gè)專用軟啟動(dòng)引腳，內(nèi)置軟啟動(dòng)功能。通過(guò)連接到軟啟動(dòng)引腳的電容器，使能開(kāi)關(guān)穩(wěn)壓器中的軟啟動(dòng)功能。此電容器決定器件中的電流源達(dá)到最大電壓電平的時(shí)間。

用PMU為應(yīng)用處理器供電

當(dāng)今應(yīng)用處理器需要分開(kāi)的電源為芯核、I/O、存儲(chǔ)器和外設(shè)供電。應(yīng)用處理器需要多電源電壓，用芯核電源管理器和系統(tǒng)結(jié)構(gòu)可使這些電源電壓最佳化。靈活的PMU(電源管理單元，如NS公司的LP3971PMU)，能滿足應(yīng)用處理器寬范圍的要求。LP3971PMU有5個(gè)低壓降穩(wěn)壓器(LDO)和3個(gè)降壓穩(wěn)壓器(BUCK)，它與應(yīng)用處理器的連接圖示于圖3。圖3中的LDO直接連接鋰離子電池。對(duì)于圖3這種配置LDO5的效率為：
 
圖3 LDOs直接連接到主電池

 圖4 LDOs直接連接到VCC-MEM

效率(%)=((Vout×Iout)/Vin×(Iout+Iq))×100
對(duì)于40mA的Iq與400mA的Iout相比是非常小的，可忽略不計(jì)，因此，上式變?yōu)椋?br /> 效率(%)=((Vout)/(Vin) )×100
對(duì)于Vin=4.2V和Vout=1.5V，LDO效率