Cadence強(qiáng)化的高級(jí)節(jié)點(diǎn)設(shè)計(jì)解決方案對(duì)定制IC設(shè)計(jì)實(shí)現(xiàn)經(jīng)過(guò)實(shí)際生產(chǎn)驗(yàn)證的改良

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS)，今天公布了一系列新的定制IC設(shè)計(jì)功能，幫助芯片制造商加快大型復(fù)雜設(shè)計(jì)的量產(chǎn)化，尤其是在65納米及以下的高級(jí)節(jié)點(diǎn)工藝。這些經(jīng)過(guò)實(shí)際生產(chǎn)證明對(duì)Virtuoso®技術(shù)的提升，進(jìn)一步強(qiáng)化了Cadence用于降低風(fēng)險(xiǎn)和提升生產(chǎn)力的同時(shí)管理幾何尺寸與復(fù)雜性的全套解決方案。

　　對(duì)Virtuoso® 定制設(shè)計(jì)平臺(tái)的主要改進(jìn)將會(huì)出現(xiàn)在最新版本中，提供更為緊密的可生產(chǎn)性整合、更好的寄生分析，更快的仿真工具，用于精確而高效地驗(yàn)證復(fù)雜的設(shè)計(jì)。這些新功能解決了半導(dǎo)體設(shè)計(jì)公司在高級(jí)工藝節(jié)點(diǎn)下開發(fā)、物理實(shí)現(xiàn)、驗(yàn)證和制造復(fù)雜芯片所面臨的現(xiàn)有以及新出現(xiàn)的挑戰(zhàn)。

　　在2007年9月，Cadence提出了“設(shè)計(jì)即所得” (What you design is what you get)的口號(hào)，簡(jiǎn)稱“WYDIWYG”，用以描述一種面向高級(jí)節(jié)點(diǎn)設(shè)計(jì)的新技術(shù)，它特有的注重制造的物理實(shí)現(xiàn)與簽收能力，與晶圓廠的簽收息息相關(guān)。通過(guò)對(duì)嵌入實(shí)現(xiàn)流程的關(guān)鍵制造工藝建模并進(jìn)行早期優(yōu)化,縮短了整體設(shè)計(jì)時(shí)間,提升了設(shè)計(jì)師對(duì)于芯片能夠按照最初的設(shè)計(jì)意圖工作的信心.

　　這些最新改良進(jìn)一步強(qiáng)化了WYDIWYG方法，提供了面向定制數(shù)字、模擬/混合信號(hào)與系統(tǒng)級(jí)芯片設(shè)計(jì)的業(yè)界最全面的解決方案。

　　Cadence在德國(guó)慕尼黑舉辦的CDNLive！歐洲會(huì)議中做此公布，這是由Cadence Designers Network發(fā)起面向Cadence技術(shù)用戶的一系列全球技術(shù)會(huì)議的一部分。新公布的技術(shù)和流程在今天和周三慕尼黑的CDNLive！上得以演示。幾家領(lǐng)先的半導(dǎo)體公司都會(huì)在今天以及星期三于慕尼黑舉辦的CDNLive！中提供詳細(xì)的技術(shù)論文，這些論文將會(huì)向CDNLive！的與會(huì)者提供。

　　工藝的多樣性與電路寄生效應(yīng)在高級(jí)節(jié)點(diǎn)下會(huì)產(chǎn)生更大的影響，迫使設(shè)計(jì)師花好幾天的時(shí)間進(jìn)行仿真，對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。最新的Virtuoso Spectre® Circuit Simulator具有新的turbo技術(shù)，它以具有大量寄生的最復(fù)雜的模擬與混合信號(hào)設(shè)計(jì)為目標(biāo)。能夠讓仿真速度加快10到20倍，將仿真的運(yùn)行時(shí)間從幾天減少到幾個(gè)小時(shí)。新版仿真器還包含了并行處理技術(shù)，在流行的多核硬件平臺(tái)上將模擬速度進(jìn)一步加快。使用這些新功能，設(shè)計(jì)師可以獲得一個(gè)具有SPICE精度的新型使用模型，從而提高設(shè)計(jì)可靠性，并減少量產(chǎn)化時(shí)間。當(dāng)這些改良用于Virtuoso Analog Design Environment GXL，寄生問(wèn)題就可以被偵測(cè)到，并且在設(shè)計(jì)流程初期就得以克服，而若是到后期才糾正成本會(huì)高許多。

　　Virtuoso定制設(shè)計(jì)平臺(tái)IC 6.1.3新版本是業(yè)界領(lǐng)先的解決方案，面向模擬和混合信號(hào)設(shè)計(jì)，代表技術(shù)上的重大升級(jí), 將在2008年第三季度發(fā)布,包括實(shí)現(xiàn)并行的設(shè)計(jì)和有制造意識(shí)的新性能，以提高良品率。與MMSIM 7.0新版本中Cadence Multi-Mode Simulation技術(shù)緊密結(jié)合，升級(jí)后的平臺(tái)通過(guò)Cadence優(yōu)化技術(shù)（局部與全局的）提供圍繞設(shè)計(jì)與良品率優(yōu)化的性能提升. 全新的Cadence Express Pcells技術(shù)比起傳統(tǒng)的方法可以將設(shè)計(jì)操作時(shí)間降低至十分之一。

　　Cadence為Virtuoso Layout Suite GXL集成了基于空間的布線技術(shù)，這使得定制IC設(shè)計(jì)師可以為其最復(fù)雜的設(shè)計(jì)提供最高的成品質(zhì)量。

　　“通過(guò)我們今天公布的定制IC技術(shù)，Cadence提供了一種讓可制造性,性能考慮始終貫穿于其中的設(shè)計(jì)流程，并且具有讓設(shè)計(jì)師在其高級(jí)節(jié)點(diǎn)定制和數(shù)字設(shè)計(jì)中管理工藝比例與復(fù)雜性的可互操作性，”Cadence產(chǎn)品及技術(shù)部執(zhí)行副總裁Jim Miller說(shuō)，“通過(guò)我們目前為數(shù)字和定制設(shè)計(jì)提供的綜合設(shè)計(jì)、物理實(shí)現(xiàn)和可制造性解決方案，Cadence讓我們的客戶能夠在高級(jí)節(jié)點(diǎn)制造出最高質(zhì)量的芯片，并使得良品率最大化，同時(shí)滿足緊迫的進(jìn)度期限需求。”