<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > Cadence為TSMC提供高級(jí)可制造性設(shè)計(jì)(DFM)解決方案

          Cadence為TSMC提供高級(jí)可制造性設(shè)計(jì)(DFM)解決方案

          作者: 時(shí)間:2008-06-16 來(lái)源:電子產(chǎn)品世界 收藏

            系統(tǒng)公司宣布其多種領(lǐng)先技術(shù)已經(jīng)納入TSMC參考流程9.0版本中。這些可靠的能力幫助師使其產(chǎn)品更快地投入量產(chǎn),提供了自動(dòng)化的、前端到后端的流程,實(shí)現(xiàn)高良品率、省電型,面向廠的40納米生產(chǎn)工藝。

          本文引用地址:http://www.ex-cimer.com/article/84249.htm

            已經(jīng)在多代的工藝技術(shù)中與TSMC合作,開(kāi)發(fā)參考流程,提供設(shè)計(jì)能力和高級(jí)方法學(xué)。通過(guò)參考流程9.0,將這些性能拓展到該廠的40納米工藝節(jié)點(diǎn),使用光刻物理分析和強(qiáng)化的統(tǒng)計(jì)靜態(tài)時(shí)序分析能力,此外一直追隨TSMC參考流程的Cadence已經(jīng)支持Si2通用功率格式(CPF)有一年多的時(shí)間,而現(xiàn)在加入了新的功能,補(bǔ)充了全面綜合的Cadence®解決方案,幫助提供快速而精確的設(shè)計(jì)。

            這次Cadence對(duì)TSMC參考流程9.0版追加的新功能包括一種透明的中間工藝節(jié)點(diǎn)(half-node)設(shè)計(jì)流程,支持TSMC的40納米工藝技術(shù)。這包括支持40納米布局與繞線規(guī)則、一個(gè)全面的可測(cè)試型(design-for-test) 設(shè)計(jì)流程、結(jié)合成品率考量的漏電功耗和時(shí)序的計(jì)算、增強(qiáng)的基于統(tǒng)計(jì)學(xué)的SI時(shí)序分析、層次化的lithographic physical分析、時(shí)序與漏電分析、層次化和并行的臨界域分析和優(yōu)化、基于CMP考量的RC抽取、clock buffer placement的優(yōu)化、 multi-mode multi-corner分析、以及層次化的dummy metal fill。

            Cadence對(duì)TSMC參考流程9.0版的支持為40納米工藝技術(shù)提供了高級(jí)、功耗、布線與模擬功能。該硅相關(guān)型技術(shù)包括:

            1 用于物理實(shí)現(xiàn)的時(shí)序、LEF、Cap libraries和綜合的臨界區(qū)域分析,使用Cadence SoC Encounter™ RTL-to-GDSII 系統(tǒng),包含RTL Compiler與Encounter Timing System。

            2 TSMC 認(rèn)可的布線可印刷性檢查(layout printability checking),包括使用Cadence Litho Physical Analyzer其進(jìn)行層次化的分析與熱點(diǎn)偵測(cè),并使用Cadence Cadence Chip Optimizer自動(dòng)修復(fù)。

            3 使用Cadence CMP Predictor用于電子熱點(diǎn)偵測(cè),實(shí)現(xiàn)化學(xué)機(jī)械拋光(Chemical Mechanical Polishing)(厚度)預(yù)測(cè)。

            4 層次化的CMP與層次化的dummy metal fill,使用SoC Encounter系統(tǒng)與解決方案。

            5 使用Cadence QRC Extraction進(jìn)行功能級(jí)有VCMP意識(shí)的區(qū)塊與芯片級(jí)RC提取。

            6 使用對(duì)應(yīng)CPF的RTL-to-GDSII低功耗解決方案特別涵蓋macro modeling、I/O pad modeling, secondary Power domains和層次化的流程進(jìn)行IP復(fù)用。

            7 使用VoltageStorm® PE和DG Option進(jìn)行IR、EM和功率分析。

            8 應(yīng)用dynamic IR drop reduction進(jìn)行高級(jí)multi-mode, multi-corner clock-tree synthesis。

            9 使用統(tǒng)計(jì)靜態(tài)時(shí)序分析進(jìn)行thermal runaway分析與熱感知靜態(tài)時(shí)序分析。

            10 使用Encounter Test進(jìn)行XOR壓縮與True Time At-Speed ATPG。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();