<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 新品快遞 > ST公布導(dǎo)入經(jīng)認(rèn)證的設(shè)計流程,加快下一代半導(dǎo)體開發(fā)過程

          ST公布導(dǎo)入經(jīng)認(rèn)證的設(shè)計流程,加快下一代半導(dǎo)體開發(fā)過程

          作者: 時間:2008-06-23 來源:電子產(chǎn)品世界 收藏

            微電子半導(dǎo)體解決方案全球領(lǐng)先廠商意法半導(dǎo)體(紐約證券交易所代碼:M)宣布,采用經(jīng)權(quán)威機構(gòu)認(rèn)證的電子系統(tǒng)級()系統(tǒng)芯片參考設(shè)計流程。

          本文引用地址:http://www.ex-cimer.com/article/84619.htm

            在十多個采用新設(shè)計流程開發(fā)的專用集成電路()成功定案后,顯示新設(shè)計流程較傳統(tǒng)方法提高生產(chǎn)率四到十倍,已經(jīng)在內(nèi)部推廣應(yīng)用,。此外,市場對整合數(shù)字信號和射頻/混合信號技術(shù)的完整系統(tǒng)級平臺的需求日益增長,的解決方案還能滿足市場領(lǐng)先廠商的設(shè)計需求。ST的很多尖端產(chǎn)品都已利用這個參考設(shè)計流程開發(fā),如200萬像素YUV 圖像傳感器和高集成度的手機圖像處理硬件加速器。

            針對下一代設(shè)備的復(fù)雜設(shè)計,以復(fù)雜數(shù)字設(shè)計為目標(biāo)應(yīng)用,ST完整的參考設(shè)計流程整合了高層合成技術(shù)、時序等效驗證、功率分析和用于查找代碼錯誤的lint查錯工具,為客戶提供了從ANSI C++到RTL的完整設(shè)計方法,包括認(rèn)證的RTL到GDS2設(shè)計流程。因此,采用ST的參考設(shè)計流程后,硬件設(shè)計人員能夠更快地設(shè)計和驗證芯片,而且芯片品質(zhì)更加可靠。

            這個先進的設(shè)計流程是ST與每個ESL核心技術(shù)方面最好的EDA提供商密切合作超過三年的結(jié)晶。ST設(shè)計流程被整合在下列工具中:Atrenta的工業(yè)標(biāo)準(zhǔn)的RTL lint查錯和功率分析工具SpyGlass®;Mentor Graphics® Catapult® C合成工具;Calypto Design Systems的SLEC 等效驗證工具,提供從純ANSI C++ 到RTL的高效合成和對最終實現(xiàn)的RTL的功能性的形式驗證。這個先進的設(shè)計流程是一個完整的解決方案,包括:RTL lint簽核、功率估算和分析、C到C形式等效驗證、C到RTL形式等效驗證、SystemC 模型生成、C到RTL高層合成,能夠最大限度地降低風(fēng)險,縮短設(shè)計周期,將實際生產(chǎn)率提高四到十倍。

            此外,ST還將設(shè)計驗證流程成功地應(yīng)用到射頻/混合信號集成電路設(shè)計中,以加快多頻段、多形式無線產(chǎn)品用復(fù)雜混合信號芯片組的開發(fā)速度。射頻/混合信號芯片設(shè)計流程是以的高級設(shè)計系統(tǒng)()軟件和Mentor Graphics的Catapult C合成技術(shù)為基礎(chǔ)。

            平臺整合了經(jīng)過優(yōu)化的用于描述芯片數(shù)字單元的ANSI-C代碼,能夠按照現(xiàn)行的無線標(biāo)準(zhǔn)驗證射頻/混合信號的設(shè)計性能。驗證完成后,優(yōu)化的ANSI-C立即輸入到Mentor的Catapult C編譯器內(nèi),生成集成電路高速硬件描述語言 (VHDL),把邏輯門層合成一個專用集成電路。

            “ST的解決方案是業(yè)內(nèi)最先進的系統(tǒng)級設(shè)計流程之一,能夠處理當(dāng)今系統(tǒng)級芯片設(shè)計日益提高的復(fù)雜性,”意法半導(dǎo)體副總裁兼中央CAD與設(shè)計解決方案總經(jīng)理Philippe Magarshack表示,“通過綜合利用、Atrenta、Calypto、Mentor等廠商最好的設(shè)計驗證工具和ST自有的設(shè)計技術(shù),我們的系統(tǒng)級設(shè)計流程能夠以更快的速度打造品質(zhì)更高的芯片,提高生產(chǎn)率,使我們的客戶成為ST先進芯片技術(shù)的最大收益者。”

            更多CAD工具詳情請訪問:
          安捷倫高級設(shè)計系統(tǒng)- http://www.agilent.com/find/eesof-ads
          Atrenta的SpyGlass - http://www.atrenta.com/solutions/products/spyglass_power.htm
          Calypto的SLEC等校驗證工具 - http://www.calypto.com/slecsystemhls.php
          Mentor的Catapult C - http://www.mentor.com/products/esl/high_level_synthesis/index.cfm



          關(guān)鍵詞: ST ESL 消費電子 CMOS ASIC 安捷倫 ADS

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();