基于ADSP-BF561的H.264視頻編碼器的實現(xiàn)

　　0引言

　　H.264／AVC是ITU-T VCEG和ISO／IEC MPEG聯(lián)合制定的最新視頻編碼國際標準，是目前圖像通信研究領域的熱點技術之一。H.264的視頻編碼層(VCL)采用了許多新技術，因而使其編碼性能有了大幅度提高。但這是以復雜度的成倍增加為代價的，這也使得H.264在實時視頻編碼及傳輸應用中面臨著巨大的挑戰(zhàn)。因此，要滿足圖像壓縮的實時性要求，就需要對現(xiàn)有的H.264編解碼器進行優(yōu)化。本文主要討論H.264系統(tǒng)的硬件平臺和任務流程，并針對基于DSP硬件平臺的特點，介紹了從代碼級對算法進行優(yōu)化，進一步提高編碼算法的運算速度，實現(xiàn)H.264實時編碼的具體方法。由于ADI Blackfin561是AD公司推出的一款高性能的數(shù)字信號處理器，它具有600MHz的主頻。為此，本文選擇其作為硬件平臺，來探索在資源有限的DSP平臺上實現(xiàn)H.264編碼器的有效途徑。

　　1硬件平臺

　　1.1 ADSP-BF561處理器

　　Blackfin561是Blackfin系列中的一款高性能定點DSP視頻處理芯片。其主頻最高可達750 MHz，其內(nèi)核包含2個16位乘法器MAC、2個40位累加器ALU、4個8位視頻ALU，以及1個40位移位器。該芯片中的2套數(shù)據(jù)地址產(chǎn)生器(DAG)可為同時從存儲器存取雙操作數(shù)提供地址，每秒可處理1200M次乘加運算。芯片帶有專用的視頻信號處理指令以及100KB的片內(nèi)L1存儲器(16 KB的指令Cache，16 KB的指令SRAM，64 KB的數(shù)據(jù)Cache／SRAM，4 KB的臨時數(shù)據(jù)SRAM)、128 KB的片內(nèi)L2存儲器SRAM，同時具有動態(tài)電源管理功能。此外，Blackfin處理器還包括豐富的外設接口，包括EBIU接口(4個128 MB SDRAM接口，4個1MB異步存儲器接口)、3個定時／計數(shù)器、1個UART、1個SPI接口、2個同步串行接口和1路并行外設接口(支持ITU-656數(shù)據(jù)格式)等。Blackfin處理器在結構上充分體現(xiàn)了對媒體應用(特別是視頻應用)算法的支持。

　　1.2基于ADSP-BF561的視頻編碼器平臺

　　Blackfin561視頻編碼器的硬件結構如圖1所示。該硬件平臺采用ADI公司的ADSP-BF561 EZ-kit Lite評估板。此評估板包括1塊ADSP-BF561處理器、32 MB SDRAM和4 MB Flash，板中的AD-V1836音頻編解碼器可外接4輸入／6輸出音頻接口，而ADV7183視頻解碼器和ADV7171視頻編碼器則可外接3輸入／3輸出視頻接口此外，該評估板還包括1個UART接口、1個USB調(diào)試接口和1個JTAG調(diào)試接口。在圖1中，攝像頭輸入的模擬視頻信號經(jīng)視頻芯片ADV7183A轉(zhuǎn)化為數(shù)字信號，此信號從Blackfin561的PPI1(并行外部接口)進入Blackfin561芯片進行壓縮，壓縮后的碼流則經(jīng)ADV7179轉(zhuǎn)換后從ADSP-BF561的PPI2口輸出。此系統(tǒng)可通過Flash加載程序，并支持串口及網(wǎng)絡傳輸。編碼過程中的原始圖像、參考幀等數(shù)據(jù)可存儲在SDRAM中。

　　2 H.264視頻壓縮編碼算法的主要特點

　　視頻編解碼標準主要包括兩個系列：一個是MPEG系列，一個是H.26X系列。其中MPEG系列標準由ISO／IEC組織(國際標準化組織)制定，H.26X系列標準由ITU-T(國際電信聯(lián)盟)制定。I-TU-T標準包括H.261、H.262、H.263、H.264等，主要用于實時視頻通信，如電視會議等。

　　H.264視頻壓縮算法采用與H.263和MPEG-4類似的、基于塊的混和編碼方法，它采用幀內(nèi)編碼(Intra)和幀間編碼(Inter)兩種編碼模式。與以往的編碼標準相比，為了提高編碼效率、壓縮比和圖像質(zhì)量，H.264采用了以下全新的編碼技術：

　　(1) H.264按功能將視頻編碼系統(tǒng)分為視頻編碼層(VCL，Video Coding Layer)和網(wǎng)絡抽象層(NAL，Network Abstraction Layer)兩個層次。其中VCL用于完成對視頻序列的高效壓縮，NAL則用于規(guī)范視頻數(shù)據(jù)的格式，主要提供頭部信息以適合各種媒體的傳輸和存儲。

　　(2)先進的幀內(nèi)預測，它對含有較多空域細節(jié)信息的宏塊采用4×4預測，而對于較平坦的區(qū)域則采用16×16的預測模式，前者有9種預測方法，后者有4種預測方法。

　　(3)幀間預測采用更多的塊劃分種類，標準中定義了7種不同尺寸和形狀的宏塊分割(16×16、16×8、8×16)和子宏塊分割(8×8、8×4、4×8、4×4)。由于采用更小的塊和自適應編碼方式，故可使得預測殘差的數(shù)據(jù)量減少，從而進一步降低了碼率。

　　(4)可進行高精度的、基于1／4像素精度的運動預測。

　　(5)可進行多參考幀預測。在幀間編碼時，最多可選5個不同的參考幀。

　　(6)整數(shù)變換(DCT／IDCT)。對殘差圖像的4×4整數(shù)變換技術，采用定點運算來代替以往DCT變換中的浮點運算。以降低編碼時間，同時也更適合到硬件平臺的移植。

　　(7)H.264／AVC支持兩種熵編碼方法，即CAVLC(基于上下文的自適應可變長編碼)和CABAC(基于上下文的自適應算術編碼)。其中CAVLC的抗差錯能力比較高，但編碼效率比CABAC低；而CABAC的編碼效率高，但需要的計算量和存儲容量更大。

　　(8)采用新的環(huán)路濾波技術及熵編碼技術等。

　　H.264的這些新技術使運動圖像壓縮技術向前邁進了一大步，它具有優(yōu)于MPEG-4和H.263的壓縮性能，可應用于因特網(wǎng)、數(shù)字視頻、DVD及電視廣播等高性能視頻壓縮領域。

　　3 H.264視頻編碼算法的實現(xiàn)

　　將H.264在DSP進行改進要經(jīng)過以下3個步驟：PC機上的C算法優(yōu)化、從PC機到DSP的程序移植、在DSP平臺上的代碼優(yōu)化。

　　3.1 PC機上的C算法優(yōu)化

　　根據(jù)系統(tǒng)要求，本設計選擇了ITU的Jm8.5版本baseline profile作為標準算法軟件。ITU的參考軟件JM是基于PC機設計的，故可取得較高的編碼效果。將視頻編解碼軟件移植到DSP時，應考慮到DSP系統(tǒng)資源，主要應考慮的因素是系統(tǒng)空間(包括程序空間和數(shù)據(jù)空間)，所以，需要對原始的C代碼進行評估，這就需要對所移植的代碼有所了解。圖2所示是H.264的算法結構。

　　了解了算法結構以后，還需要確定在編碼算法的實現(xiàn)過程中，運算量較大且耗時較長的部分。VC6自帶的profile分析工具顯示：幀內(nèi)與幀間編碼部分占用了整體運行時間的60％以上。其中ME(Move Estimation，運動估計)又占用了其中較多的時間。所以，移植與優(yōu)化的重點應在運動估計部分，因此，應當對代碼結構進行調(diào)整。

　　(1)大幅刪減不必要的文件和函數(shù)

　　由于選用了baseline和單一參考幀，因此，很多文件和函數(shù)都可以刪減，包括有關B幀、SI片、SP片和數(shù)據(jù)分割、分層編碼、權值預測模式、CABAC編碼模式等不支持特性的冗余程序代碼，同時包括rtp.c、sei.c、leaky_bucket.c、In-trafresh.c文件、相關的頭文件以及在global.h頭文件中相應定義的全局變量和函數(shù)，此外，還可以刪除top_pic、bottom_pic等與場有關的全局變量與局部變量、分層編碼、多slice分割以及FMO、與場編碼／幀場自適應編碼／宏塊自適應編碼有關的預測、參考幀排序、輸入輸出以及解碼器緩存操作等；也可以刪除隨機幀內(nèi)宏塊刷新模式和權值預測模式等相關的冗余代碼(如使編碼器采用NAL碼流而非RTP格式)，同時刪除rtp.c；sei.c中包含一些輔助編碼信息(并不編入碼流中)，如果不用，也可以刪除leaky_bucket.c用于計算泄漏緩存器的參數(shù)。

　　(2)配置函數(shù)的改寫

　　由于JM的系統(tǒng)參數(shù)配置是通過讀取encoder.cfg文件來實現(xiàn)的，故可將參數(shù)配置由讀取文件改為通過初始化集中賦值函數(shù)來實現(xiàn)，這樣既減少了代碼量，又減少了對有限內(nèi)存空間的占用和讀取時間，提高了編碼器整體的編碼速度。例如：定義為int型的變量input->img_height就可直接改寫為input->img_height=288(CIF格式)。

　　(3)去除冗余的打印信息

　　為了調(diào)試與算法改進的方便，JM保留了大量的打印信息。為了提高編碼速度，減少存儲空間消耗，這些信息完全可以刪掉，如大量的trace信息和編碼數(shù)據(jù)統(tǒng)計文件。如果lor.dat和stat.dat僅需在PC機上調(diào)試時使用，也沒必要移植到DSP平臺上，跟這部分相關的代碼完全可以去除。但是，調(diào)試時所需的基本信息(如碼率、信噪比、編碼序列等)則應保留參考。

　　通過調(diào)整可使得代碼的結構、容量更加精簡，從而為接下來在DSP上的移植做好準備。