Tensilica新產(chǎn)品在意法半導體的90納米工藝下達到500MHz

瑞士日內(nèi)瓦和美國加州Santa Clara 2005年9月14日訊–提供顛覆傳統(tǒng)SOC設計方法的可配置處理器技術, 目前該領域全球唯一自動化設計方案的供應商—Tensilica（泰思立達）公司宣布，意法半導體公司(ST)(NYSE:STM)采用Tensilica的Xtensa V 可配置處理器內(nèi)核的芯片在90納米的工藝下的第一次流片的成功證明了Tensilica公司的這款可配置處理器內(nèi)核可以達到500 MHz的時鐘速率。意法半導體公司即將在幾個月后進行第二次設計流片，該設計將使用Tensilica公司的Xtensa LX處理器內(nèi)核，在90納米的工藝下其仿真速度最快將可以達到700 MHz。因此，Tensilica公司的Xtensa LX處理器內(nèi)核也將成為工業(yè)界最快的可綜合的、且可配置的處理器內(nèi)核。
ST公司配置Tensilica的Xtensa V處理器內(nèi)核將用于典型的網(wǎng)絡多核應用，并利用專門的32k-byte cache設計和先進的物理綜合技術在90納米的工藝下進行優(yōu)化。其流片出來的芯片在0.9V電壓下操作頻率可以達到500 MHz，同時保證了相當?shù)偷墓?，只?.16 mW/MHz.
這些結果使Tensilica的Xtensa LX和Xtensa V處理器內(nèi)核無論是在傳統(tǒng)的CPU控制中應用，還是作用于高速應用的加速--例如作為RTL（寄存器傳輸級）模塊設計的替代選擇，都具有無可比擬的吸引力。Tensilica的Xtensa可配置處理器內(nèi)核除了作為完全可編程的32位處理器以外，還可以使整個系統(tǒng)的設計更快，它能夠自動驗證，并且它的結構保證了其正確性。設計者可以在Tensilica公司的XPRESÔ編譯器上運行已有的C/C++算法來自動的在一個小時內(nèi)對Xtensa LX處理器內(nèi)核進行定制，而一個典型的RTL的設計周期一般需要6到9個月的設計投入。
Tensilica公司與ST公司在該實驗項目上密切合作，以評估利用Xtensa處理器內(nèi)核進行設計的速度和難易度?！拔覀冇芍缘母兄xST公司的努力，證明了Xtensa LX處理器內(nèi)核是最快的、可綜合的可配置處理器內(nèi)核。我們雙方的客戶都確信通過使用 ST公司90納米的設計平臺，他們可以取得他們所需要的高性能?！盩ensilica 公司的CEO Chris Rowen先生說，“而那些對時鐘速率要求很多的設計團隊應該關注ST公司的高性能90納米工藝.”
ST公司90 納米的設計平臺是針對片上系統(tǒng)（SoC）和ASIC在無線、消費電子及網(wǎng)絡應用的解決方案。它的特色包括：高達9層的金屬的銅互連，低k電介系數(shù)，雙閘氧化以及dual-Vt晶體管。其標準單元庫含有1000多個門單元，門延遲為11ps，庫密度每平方毫米超過400,000個門。
  
“我們許多的ASIC客戶將Tensilica的Xtensa 處理器內(nèi)核看作是能夠增加其設計靈活性的選擇，特別是在他們要在90納米的工藝上投資時，”意法半導體公司W(wǎng)LI部門ASIC BU總監(jiān)Flavio Benetti說，“這些處理器內(nèi)核顯示出來的如此高的時鐘速率和可擴展性使他們成為替代RTL設計的極具吸引力的方式，特別是它們可以很快的被修改以滿足特殊的應用的需求?！?