立體液晶顯示器的圖像獲取及顯示

　　2.2.1 VGA控制信號(hào)的產(chǎn)生模塊
　　參照VESA VGA標(biāo)準(zhǔn)，像素時(shí)鐘頻率為25.175MHz，行頻為31.469kHz，每行包括800點(diǎn)，其中有效顯示640點(diǎn)，行同步時(shí)間96點(diǎn)，行消隱前肩16點(diǎn)，行消隱后肩48點(diǎn)，共160點(diǎn)行消隱期；場(chǎng)頻（刷新率）為59.94Hz，每場(chǎng)有525行，其中有效顯示480行，場(chǎng)同步時(shí)間2行，場(chǎng)消隱前肩11行，場(chǎng)消隱后肩32行，共45行[4]。

　　像素時(shí)鐘由FPGA外接50MHz晶振二分頻得到，作為液晶屏驅(qū)動(dòng)控制信號(hào)發(fā)生的基準(zhǔn)，行頻和場(chǎng)頻相與得到數(shù)據(jù)有效信號(hào)（DE）。

　　2.2.2 脈沖噪聲處理
　　數(shù)字圖像的噪聲主要來(lái)源于圖像的獲取和傳輸過(guò)程。在成像階段，因?yàn)槌上裣到y(tǒng)的散焦、成像中的短暫停留、成像器材的固有缺陷等帶來(lái)傳感器噪聲；在傳輸過(guò)程中的噪聲主要因?yàn)殡娮与娐吩肼曇约皵?shù)據(jù)傳輸環(huán)境的不理想。這樣，造成圖像退化的主要因素為脈沖噪聲（椒鹽噪聲），在數(shù)字傳輸結(jié)束后，總是以最大值表現(xiàn)出來(lái)。即負(fù)脈沖以黑點(diǎn)（胡椒點(diǎn)）出現(xiàn)，正脈沖以白點(diǎn)（鹽點(diǎn)）出現(xiàn)，且具有小面積的特點(diǎn)。由于FPGA片上存儲(chǔ)資源有限，以及視頻流固有的限制，只能參考當(dāng)前像素之前的像素進(jìn)行處理?？紤]到距離較遠(yuǎn)的像素相關(guān)性較小，如圖2所示：以像素5為當(dāng)前像素，選取1，2，3，4像素作為參考。標(biāo)定后，脈沖噪聲總是以數(shù)字化最大值表現(xiàn)出來(lái)，即黑椒點(diǎn)為0，鹽點(diǎn)為255。當(dāng)色彩數(shù)據(jù)進(jìn)入FPGA時(shí)，首先判斷其數(shù)值：如果是椒鹽點(diǎn)，則該數(shù)據(jù)取1，2，3，4像素的該色彩分量平均值；如果不是椒鹽點(diǎn)，則送入色彩識(shí)別模塊。

　　2.2.3 色彩識(shí)別模塊
　　如表1所示，CMOS攝像頭輸出格式為：第一行BGBGBG……，第二行GRGRGR……，即RGB信號(hào)按此順序串行輸出，而液晶屏接收RGB信號(hào)并行輸入，必須識(shí)別出輸入數(shù)據(jù)屬于何種色彩分量，經(jīng)組合后輸出到數(shù)據(jù)處理模塊進(jìn)行處理。

　　采用ModelSim對(duì)色彩識(shí)別模塊進(jìn)行仿真，結(jié)果如圖3所示。攝像頭幀頻(vsIn)輸出一個(gè)脈沖表示一幀到來(lái)時(shí)，若行頻(hsIn)有效，則第一行開(kāi)始，數(shù)據(jù)端口(dataIn)中的數(shù)據(jù)依次輸出到藍(lán)色分量端口(bOut)、綠色分量端口(gOut)；若行頻無(wú)效，則無(wú)數(shù)據(jù)輸出；第二行依次按照綠色分量端口（gOut）、紅色分量端口（rOut）……如此循環(huán)，使得相鄰四個(gè)像素共享藍(lán)色和紅色分量，橫向相鄰的兩個(gè)像素共享綠色分量。數(shù)據(jù)經(jīng)過(guò)判斷組合后，RGB信號(hào)并行存儲(chǔ)到片上RAM，加快處理速度，便于實(shí)時(shí)輸出至液晶屏。

　　2.2.4 圖像合成模塊　　
　　液晶屏上采用光柵對(duì)圖像進(jìn)行空分處理，實(shí)現(xiàn)雙眼視差，只需對(duì)其輸入相應(yīng)數(shù)據(jù)即可實(shí)現(xiàn)立體顯示。兩個(gè)攝像頭的圖像數(shù)據(jù)并行讀入（由于液晶屏接收RGB各6位進(jìn)行顯示，故只讀入攝像頭的高6位），經(jīng)噪聲處理及色彩識(shí)別并組合后放入片上RAM進(jìn)行緩存。在VGA控制信號(hào)中的行、場(chǎng)頻控制下，計(jì)算RAM地址，從片上RAM中讀出數(shù)據(jù)并輸出至液晶屏，輸出效果如圖4。其中黑色表示左攝像頭數(shù)據(jù)，白色表示右攝像頭數(shù)據(jù)，以像素為單位交替出現(xiàn)，即奇數(shù)列為左攝像頭數(shù)據(jù)，偶數(shù)列為右攝像頭數(shù)據(jù)。

　　本設(shè)計(jì)采用雙CMOS攝像頭模擬人眼獲取圖像。以FPGA為核心設(shè)計(jì)了圖像采集、處理和顯示接口，其圖像數(shù)據(jù)可直接輸出到TTL接口的液晶屏顯示。對(duì)于目前市場(chǎng)上大部分LVDS接口的液晶屏，只需修改FPGA的I/O屬性即可，無(wú)需液晶屏廠家提供驅(qū)動(dòng)電路板，實(shí)現(xiàn)了立體液晶顯示圖像采集和顯示系統(tǒng)的最小化設(shè)計(jì)，目前已成功運(yùn)用于實(shí)時(shí)圖像的立體液晶顯示。整個(gè)系統(tǒng)結(jié)構(gòu)緊湊，擴(kuò)展性強(qiáng)，生產(chǎn)成本低。此外，該系統(tǒng)只需對(duì)FPGA進(jìn)行重新編程即可用于其他多路視頻采集、處理及顯示方案。

參考文獻(xiàn)

　　[1] 譚 軍，陸 波，余桂豐.立體電視技術(shù)的發(fā)展概況及基本原理[J].中國(guó)有線電視，2004，（12）：25-27.
　　[2] OmniVision Technologies Inc.OV9620 CMOS SXGA(1.3 MPixel) CamerachipTM datasheet Version 2.5.2003，9.
　　[3] Xilinx Inc.The Spartan-3 Family Data Sheet.DS099，2005，8.
　　[4] 徐 欣，于紅旗，易 凡等.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2005.

本課題受國(guó)家“863計(jì)劃”（2005AA311020）和江蘇省高技術(shù)研究計(jì)劃(BG2004031)資助