在高清晰LCD HDTV中使用Cyclone III FPGA

　　Nios 嵌入式處理器

　　出于多種考慮，設(shè)計(jì)人員在實(shí)現(xiàn)控制功能上沒有采用硬件邏輯( 通常以狀態(tài)機(jī)的形式)，而是轉(zhuǎn)向Nios®II 嵌入式處理器。首先，其設(shè)計(jì)調(diào)試要比HDL 簡(jiǎn)單。除了簡(jiǎn)化開發(fā)之外，設(shè)計(jì)人員還希望CPU 和工具包能夠通用，適合多種應(yīng)用。而且，Nios II 軟核處理器是性價(jià)比非常高的解決方案，不需要外部處理器，設(shè)計(jì)人員可以把它嵌入到現(xiàn)有FPGA 設(shè)計(jì)中，沒有額外成本。

　　對(duì)于DTV 應(yīng)用，Nios II 處理器控制所有的數(shù)據(jù)流，包括：

　　將視頻流送至顯示屏
　　遠(yuǎn)程控制處理
　　常規(guī)的管理任務(wù)
　　處理?xiàng)l件訪問接口，例如智能卡等
　　從視頻流中解密控制字

　　FPGA 的優(yōu)點(diǎn)

　　LCD HDTV 的核心是其圖像處理和時(shí)序控制模塊( 如圖2 所示)。圖像處理模塊通常包括掃描速率轉(zhuǎn)換器、幀速率轉(zhuǎn)換器、色彩解碼器、移動(dòng)探測(cè)、scalar 和去隔行等功能。

圖2. 典型的LCD 電視接口結(jié)構(gòu)圖

　　HDTV LCD 顯示屏的色彩響應(yīng)時(shí)間取決于色彩內(nèi)容，要比傳統(tǒng)的顯示器慢。這對(duì)圖像處理算法而言是一種挑戰(zhàn)，需要進(jìn)行更多的處理來(lái)消除相關(guān)的顯示瑕疵。Cyclone III FPGA 在設(shè)計(jì)上的靈活性有很大優(yōu)勢(shì)，設(shè)計(jì)人員可以在器件中重新設(shè)計(jì)算法，而不用重新編程。

　　更重要的是Cyclone III 系列在密度、板上存儲(chǔ)器和 I/O 等很方面的處理能力非常強(qiáng)，設(shè)計(jì)人員可以利用這些資源針對(duì)最終產(chǎn)品設(shè)計(jì)合適的應(yīng)用程序。

　　例如，上面的設(shè)計(jì)使用一個(gè)時(shí)序控制器通道，實(shí)現(xiàn)小屏或者低分辨率顯示。而利用Cyclone III FPGA，設(shè)計(jì)人員可以使用兩通道時(shí)序控制器，支持分辨率更高的顯示屏或者尺寸更大的( 大于36 英寸) 顯示屏。在這些應(yīng)用上，Cyclone III 系列的特性要優(yōu)于任何其他低成本FPGA，這些特性包括：

　　快速I/O 支持外部存儲(chǔ)器訪問
　　X36 DDR2 高達(dá)200 MHz
　　存儲(chǔ)器模塊容量增大到9Kbits，實(shí)現(xiàn)效率更高的視頻線緩沖。
　　使用片內(nèi)匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分緩沖輕松實(shí)現(xiàn)I/O 設(shè)計(jì)，不需要外部電阻，簡(jiǎn)化了PCB 布板設(shè)計(jì)。
　　靈活的PLL 支持：
　　更多的輸出，每個(gè)器件全局時(shí)鐘數(shù)量高達(dá)20 個(gè)。
　　高效動(dòng)態(tài)PLL 相位和頻率調(diào)整，支持可變刷新率。
　　PLL 級(jí)聯(lián)，不需要片外走線，簡(jiǎn)化了PCB 布板設(shè)計(jì)。
　　輸入時(shí)鐘頻率最低5MHz，支持低成本時(shí)鐘。
　　低功耗，在溫度要求比較高的消費(fèi)類應(yīng)用環(huán)境中，這是很明顯的優(yōu)勢(shì)。
　　I/O 靈活性

　　Cyclone III FPGA 的I/O 非常靈活，在新標(biāo)準(zhǔn)層出不窮的環(huán)境下，工程師可以充分利用這一點(diǎn)來(lái)開發(fā)設(shè)計(jì)。例如，在上面的設(shè)計(jì)中( 圖2)，視頻板通過(guò)LVDS 總線和LCD 模塊進(jìn)行接口。市場(chǎng)上目前對(duì)DisplayPort 等標(biāo)準(zhǔn)非常關(guān)注，這類標(biāo)準(zhǔn)能夠同時(shí)支持個(gè)人計(jì)算機(jī)和家庭娛樂系統(tǒng)，今后很有可能成為新的接口選擇。然而，很多ASSP 并不支持新標(biāo)準(zhǔn)，工程師轉(zhuǎn)而采用FPGA，利用合適的接口實(shí)現(xiàn)需要的功能。Cyclone III FPGA 可以和多種標(biāo)準(zhǔn)連通，能夠支持這類標(biāo)準(zhǔn)，其PLL 輸出實(shí)現(xiàn)需要的時(shí)序和控制功能。

　　Cyclone III FPGA 的I/O 價(jià)值還體現(xiàn)在RSDS 上，以前的Cyclone 器件便具有該功能，現(xiàn)在還包含了片內(nèi)匹配?，F(xiàn)在，設(shè)計(jì)人員不必再為接口設(shè)計(jì)大量的電阻，提高了信號(hào)完整性，減少了元件數(shù)量。

　　視頻增強(qiáng)

　　顯示設(shè)備生產(chǎn)商利用Cyclone III FPGA 以及上面討論的視頻和圖像處理包，增加真色彩和移動(dòng)專用算法，提高性能，快速完成開發(fā)，充分挖掘市場(chǎng)機(jī)遇，突出其產(chǎn)品優(yōu)勢(shì)。有兩種專用視頻增強(qiáng)方法來(lái)實(shí)現(xiàn)LCD 顯示屏的真視頻顯示性能。

　　第一種方法是時(shí)域抖動(dòng)，在一定時(shí)間周期內(nèi)，使象素迅速接通和關(guān)斷，為不同的顏色生成真灰度級(jí)。第二種是空間抖動(dòng)，產(chǎn)生數(shù)量合適的顏色強(qiáng)度級(jí)?？臻g抖動(dòng)會(huì)產(chǎn)生空間噪聲，出現(xiàn)誤碼擴(kuò)散；需要進(jìn)一步濾波，進(jìn)行精細(xì)調(diào)整來(lái)消除這類噪聲。

　　性能

　　Cyclone III FPGA 具備DSP 處理能力，含有4Mbits 的RAM，288 個(gè)硬核DSP 模塊以及120K 邏輯單元，性能得以大幅度提高。Cyclone III FPGA 還可以提供多個(gè)DSP 處理器支持，幫助設(shè)計(jì)人員降低了成本，提高了集成度，大大降低了功耗。

　　結(jié)論

　　LCD 以前只是用于穩(wěn)定地顯示計(jì)算機(jī)數(shù)據(jù)文本和圖像，現(xiàn)在可以在大屏幕上顯示快速移動(dòng)的視頻內(nèi)容。這需要采用專門的圖像處理算法，而FPGA 能夠?qū)崿F(xiàn)這些算法。LCD 設(shè)計(jì)人員利用Cyclone III 系列FPGA 的容量和特性，根據(jù)顯示屏大小，在標(biāo)準(zhǔn)硬件平臺(tái)上對(duì)這些算法重新配置，大大降低了生產(chǎn)成本，縮短了產(chǎn)品面市時(shí)間。而且，靈活的Cyclone III FPGA 還可以幫助設(shè)計(jì)人員進(jìn)行動(dòng)態(tài)圖像處理，使LCD 能夠進(jìn)一步深入到前沿的商用電視和顯示應(yīng)用領(lǐng)域。

　　致謝

　　Tam Do， Altera 公司廣播/ 汽車/ 消費(fèi)類業(yè)務(wù)部資深技術(shù)營(yíng)銷經(jīng)理。