Tensilica(泰思立達(dá))公司宣布，意法半導(dǎo)體公司(ST)采用Tensilica的Xtensa V可配置處理器內(nèi)核的芯片在90納米的工藝下的第一次流片的成功證明了Tensilica公司的這款可配置處理器內(nèi)核可以達(dá)到500 MHz的時鐘速率。意法半導(dǎo)體公司即將在幾個月后進(jìn)行第2次設(shè)計流片，該設(shè)計將使用Tensilica公司的Xtensa LX處理器內(nèi)核，在90納米的工藝下其仿真速度最快將可以達(dá)到700MHz。因此，Tensilica公司的Xtensa LX處理器內(nèi)核也將成為業(yè)界最快、可綜合，且可配置的處理器內(nèi)核。 ST公司配置Tensilica的Xtensa V處理器內(nèi)核將用于典型的網(wǎng)絡(luò)多核應(yīng)用，并利用專門的32k-byte cache設(shè)計和先進(jìn)的物理綜合技術(shù)在90納米的工藝下進(jìn)行優(yōu)化。其流片出來的芯片在0.9V電壓下操作頻率可以達(dá)到500MHz，同時保證了相當(dāng)?shù)偷墓模挥?.16mW/MHz. 本文引用地址：http://www.ex-cimer.com/article/8786.htm 這些結(jié)果使Tensilica的Xtensa LX和Xtensa V處理器內(nèi)核無論是在傳統(tǒng)的CPU控制中應(yīng)用，還是用于高速應(yīng)用的加速--例如作為RTL(寄存器傳輸級)模塊設(shè)計的替代選擇，都具有無可比擬的吸引力。Tensilica的Xtensa可配置處理器內(nèi)核除了作為完全可編程的32位處理器以外，還可以使整個系統(tǒng)的設(shè)計更快，它能夠自動驗證，并且它的結(jié)構(gòu)保證了其正確性。設(shè)計者可以在Tensilica公司的XPRES編譯器上運行已有的C/C++算法來自動的在一個小時內(nèi)對Xtensa LX處理器內(nèi)核進(jìn)行定制，而一個典型的RTL的設(shè)計周期一般需要6-9個月的設(shè)計投入。 ST公司90納米的設(shè)計平臺是針對片上系統(tǒng)(SoC)和ASIC在無線、消費電子及網(wǎng)絡(luò)應(yīng)用的解決方案。它的特色包括：高達(dá)9層的金屬的銅互連，低k電介系數(shù)，雙閘氧化以及dual-Vt晶體管。其標(biāo)準(zhǔn)單元庫含有1000多個門單元，門延遲為11ps，庫密度每平方毫米超過400,000個門。 “我們許多的ASIC客戶將Tensilica的Xtensa 處理器內(nèi)核看作是能夠增加其設(shè)計靈活性的選擇，特別是在他們要在90納米的工藝上投資時，”意法半導(dǎo)體公司W(wǎng)LI部門ASIC BU總監(jiān)Flavio Benetti說，“這些處理器內(nèi)核顯示出來的如此高的時鐘速率和可擴(kuò)展性使他們成為替代RTL設(shè)計的極具吸引力的方式，特別是它們可以很快的被修改以滿足特殊的應(yīng)用的需求?！? ST公司配置Tensilica的Xtensa V處理器內(nèi)核將用于典型的網(wǎng)絡(luò)多核應(yīng)用，并利用專門的32k-byte cache設(shè)計和先進(jìn)的物理綜合技術(shù)在90納米的工藝下進(jìn)行優(yōu)化。其流片出來的芯片在0.9V電壓下操作頻率可以達(dá)到500MHz，同時保證了相當(dāng)?shù)偷墓模挥?.16mW/MHz. 這些結(jié)果使Tensilica的Xtensa LX和Xtensa V處理器內(nèi)核無論是在傳統(tǒng)的CPU控制中應(yīng)用，還是用于高速應(yīng)用的加速--例如作為RTL(寄存器傳輸級)模塊設(shè)計的替代選擇，都具有無可比擬的吸引力。Tensilica的Xtensa可配置處理器內(nèi)核除了作為完全可編程的32位處理器以外，還可以使整個系統(tǒng)的設(shè)計更快，它能夠自動驗證，并且它的結(jié)構(gòu)保證了其正確性。設(shè)計者可以在Tensilica公司的XPRES編譯器上運行已有的C/C++算法來自動的在一個小時內(nèi)對Xtensa LX處理器內(nèi)核進(jìn)行定制，而一個典型的RTL的設(shè)計周期一般需要6-9個月的設(shè)計投入。 ST公司90納米的設(shè)計平臺是針對片上系統(tǒng)(SoC)和ASIC在無線、消費電子及網(wǎng)絡(luò)應(yīng)用的解決方案。它的特色包括：高達(dá)9層的金屬的銅互連，低k電介系數(shù)，雙閘氧化以及dual-Vt晶體管。其標(biāo)準(zhǔn)單元庫含有1000多個門單元，門延遲為11ps，庫密度每平方毫米超過400,000個門。 “我們許多的ASIC客戶將Tensilica的Xtensa 處理器內(nèi)核看作是能夠增加其設(shè)計靈活性的選擇，特別是在他們要在90納米的工藝上投資時，”意法半導(dǎo)體公司W(wǎng)LI部門ASIC BU總監(jiān)Flavio Benetti說，“這些處理器內(nèi)核顯示出來的如此高的時鐘速率和可擴(kuò)展性使他們成為替代RTL設(shè)計的極具吸引力的方式，特別是它們可以很快的被修改以滿足特殊的應(yīng)用的需求?！? | 
加入技術(shù)交流群
評論