軟件無(wú)線電的功率：一種針對(duì)功率設(shè)計(jì)SDR的整體方法(07-100)

　　由于像美國(guó)聯(lián)合戰(zhàn)術(shù)無(wú)線電系統(tǒng)(JTRS)這樣的計(jì)劃，軟件定義的無(wú)線電(SDR)早已被證實(shí)。然而，有許多問(wèn)題嚴(yán)重地制約著SDR的廣泛部署，其中相當(dāng)重要的問(wèn)題就是功率。

　　功率是在設(shè)計(jì)每一個(gè)SDR子系統(tǒng)時(shí)的主要考慮因素，特別是因?yàn)樗鼈円谋扔布?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/無(wú)線電">無(wú)線電更多的功率。例如，為了獲得預(yù)期的無(wú)線電通信距離(依賴于鏈路的狀況，典型值為5-10千米數(shù)量級(jí))，射頻(RF)前端必須具備足夠的發(fā)射功率。同樣，對(duì)于靠電池工作的無(wú)線電設(shè)備，RF前端、調(diào)制解調(diào)器和加密處理子系統(tǒng)的功耗都直接影響無(wú)線電設(shè)備的壽命。此外，對(duì)由調(diào)制解調(diào)器產(chǎn)生的熱量進(jìn)行散熱的能力直接影響到無(wú)線電設(shè)備的壽命，并且甚至可能影響到能在機(jī)箱中同時(shí)處理的通道數(shù)，且有更多的影響。

　　因此，降低一個(gè)SDR的功率有許多好處，這些好處可能甚至包括通過(guò)購(gòu)買(mǎi)更少的備用電池而降低運(yùn)營(yíng)費(fèi)用。在此，為了獲得其中的一些好處，我們談?wù)摰闹攸c(diǎn)將放在降低SDR調(diào)制解調(diào)器功耗的整體方法上。

　　降低功耗的硬件方法

　　為了降低調(diào)制解調(diào)器中的功耗，大多數(shù)人首先注意的就是在處理過(guò)程中的硬件，其中，通常包含現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、數(shù)字信號(hào)處理器(DSP)和通用目的處理器(GPP)。區(qū)分任何硬件器件的兩個(gè)功耗源—靜態(tài)功耗和動(dòng)態(tài)功耗—是至關(guān)重要的。靜態(tài)功耗是一個(gè)已加電但不活躍的器件所消耗的固有功率，由晶體管的電流泄漏所控制。另一方面，動(dòng)態(tài)功耗是由活躍使用的器件所消耗的功率，該功率受到若干變量的影響，包括電源電壓、對(duì)外部存儲(chǔ)器的訪問(wèn)次數(shù)、數(shù)據(jù)帶寬等等。檢測(cè)兩種類型的功耗是至關(guān)重要的，特別是在無(wú)線電設(shè)備具有一個(gè)通常接收比發(fā)射更長(zhǎng)的占空周期的情形下。在GPP和甚至DSP的情形下，像頻率調(diào)節(jié)、電壓調(diào)節(jié)和電源關(guān)閉模式這樣的電源管理功能已經(jīng)變得日益普遍。然而，關(guān)于FPGA又是什么情況呢?

　　圖1 用于降低SDR功耗的一種真正的整體方法要采用來(lái)自每一個(gè)象限的多種技術(shù)。

　　有許多方法可以用來(lái)降低FPGA中的靜態(tài)或動(dòng)態(tài)功耗，其中許多方法不是可以同時(shí)應(yīng)用的。一些降低靜態(tài)功耗的方法包括三極柵氧化層電源門(mén)控。