SERDES的FPGA實(shí)現(xiàn)(07-100)
加入技術(shù)交流群
抖動(dòng)測(cè)量裝置
本文引用地址：http://www.ex-cimer.com/article/91924.htm為了檢測(cè)發(fā)送抖動(dòng)，由誤碼率測(cè)試器(GERT)產(chǎn)生測(cè)試圖形，并送到評(píng)估板的SERDES接收端口。同樣，時(shí)鐘產(chǎn)生器連接到評(píng)估板的SERDES時(shí)鐘。把FPGA配置為內(nèi)部環(huán)回被測(cè)信道。這樣，被接收的測(cè)試圖形在TX引腳發(fā)送。示波器連接到TX SERDES連接器，這樣可以分析發(fā)送抖動(dòng)眼圖。所有評(píng)估板SERDES連接都用50? SMA連接。圖3示出這種配置。
用FPGA SERDES接收端口處的施感抖動(dòng)和監(jiān)控環(huán)回SERDES輸出的誤碼，來測(cè)量接收抖動(dòng)容限。連接抖動(dòng)產(chǎn)生器到BERT圖形產(chǎn)生器(見圖3)。BERT產(chǎn)生器送一個(gè)偽隨時(shí)機(jī)圖形序列到評(píng)估板的SERDES SMA輸入。這種配置可使工程師在控制狀態(tài)下，引入抖動(dòng)到SERDES RX端口。配置FPGA用于環(huán)回，SERDES TX端口連接BERT上的誤碼檢測(cè)器端口，工程師引入抖動(dòng)，并觀察FPGA所產(chǎn)生的誤碼率(BER)。當(dāng)BER超出技術(shù)要求時(shí)，就可知道已超出抖動(dòng)容限閾值。對(duì)于FPGA，此數(shù)值就等于或大于特定的接收抖動(dòng)容限。
圖3 抖動(dòng)測(cè)試設(shè)備配置
背板性能測(cè)量
通過一個(gè)背板配置驅(qū)動(dòng)FPGA的TX信號(hào)，可以測(cè)量FPGA的SERDES鏈路發(fā)送特性，并可以分析背板輸出的眼圖。此裝置首先用BERT圖形產(chǎn)生器，把PRBS位流饋入FPGA評(píng)估板的SMA RX端口。用環(huán)回配置的TPGA，PRBS將呈現(xiàn)在評(píng)估板TX端口，并驅(qū)動(dòng)饋入背板的同軸纜線。系統(tǒng)要求決定測(cè)試參量，如PRBS圖形選擇，背板和FPGA評(píng)估板線長、用軸纜線長度、預(yù)矯和均衡設(shè)置、工作溫度和Vcc。
評(píng)論