用于準諧振反激式變換器的新型數字系統解決方案(08-100)
簡介
本文引用地址：http://www.ex-cimer.com/article/92121.htm與模擬電源管理IC相比，數字IC可以實現設計更靈活、集成度更高且允許更大生產公差的系統解決方案。本文將介紹可提高系統性能的用于準諧振反激式控制器的數字電路。
在能源問題受到越來越廣泛關注的今天，大部分電源標準不僅規定了滿載時的效率，而且還規定了整個負載范圍內的平均效率。例如，能源之星2.0(Energy Star 2.0)規定的平均效率為87%。數字降頻方法可以更方便地提高平均效率。另外，數字電路可以更精確地模擬非線性的最大輸入功率極限曲線。英飛凌新型ICE2QS02G控制器將這些數字特性與其他必要功能融合在一起，為客戶提供卓越的系統解決方案。
ICE2QS02G的數字特性
數字降頻帶來負載降低
由于其開關損耗比固定頻率的反激式變換器低且EMI性能更好，準諧振反激式變換器得到了廣泛的應用。準諧振反激式變換器面臨的挑戰之一是其開關頻率隨輸出功率的下降而上升。這抵消了通過準諧振方式工作而帶來的效率提升，特別是在中等負載或低負載條件下。為了解決這一問題，英飛凌的準諧振PWM控制器IC ICE2QS02G采用了數字降頻策略。
ICE2QS02G同時采用數字信號處理電路和模擬信號處理電路。數字信號處理電路包括一個加/減計數器、一個過零信號計數器(ZC-計數器)和一個數字比較器;模擬電路包括一個電流測量單元和一個比較器。導通和關斷的時間點分別由數字電路和模擬電路決定。
加/減計數器儲存變壓器退磁后主電源開關接通之前應忽略的過零信號數，該存儲數由反饋電壓VFB確定。VFB中包含了輸出功率的信息。因此，加/減計數器中的存儲數隨VFB的數值而改變，以實現根據輸出功率的變化來調整功率MOSFET的關斷時間。
加/減計數器存儲數的變化與反饋電壓之間的關系如表1所示。在每個48 毫秒的時鐘周期內，內部電路將反饋電壓VFB分別與VRL、VRH和VRM這三個閥值電壓進行比較，根據比較結果，加/減計數器的存儲數相應增加、保持不變或減少。對于ICE2QS02G，過零信號的數量被限制在7個以內，因此加/減計數器的存儲數也在1和7之間變動，而對于任何超出這一范圍的計數則不予理會。當VFB超過VRM電壓時，加/減計數器的存儲數被初始化為1，以使系統能對負載的突然增加迅速做出反應。在啟動時，加/減計數器也被初始化為1，以確保滿載啟動時的效率最高。
表 1 加/減計數器的操作
ZC計數器存儲MOSFET被關斷后的過零信號數。VZC的降壓斜坡每與100毫伏的閥值交叉一次，一個過零信號就被檢測到，ZC計數器的存儲數相應增加1。一旦ZC計數器的存儲數與加/減計數器的存儲數相等，MOSFET就導通。
評論