處理器的高效率電源管理(08-100)

　　為了理解多相變換器的優(yōu)點，首先看看單相變換器提供大電流和低電壓時的缺點。用一般單相變換器，其輸出汶波和動態(tài)響應(yīng)的改善是靠提高工作頻率。

　　另外，在較高頻率時，輸出電感器和輸出電容器的物理尺寸和數(shù)值變小。在頻率達(dá)到一定限值后，變換器開關(guān)損耗增大，效率下降。這迫使在工作頻率和效率方面做設(shè)計折衷。

　　為了克服這些單相頻率限制，多相單元工作在一個共同的頻率，但移相結(jié)果是變換開關(guān)發(fā)生在由共同控制芯片控制的規(guī)則間隔內(nèi)。控制芯片交錯排列每個變換器的開關(guān)時間，所以，每個變換器開關(guān)之間的相位角是360?/n(n是變換器單元數(shù))。因為單元輸出是并聯(lián)的，所以，有效的輸出紋波頻率是nxf(f是每個單元的工作頻率)。這種方法具有較好的動態(tài)性能和顯著小的去耦電容(與單相系統(tǒng)相比)。

　　單元的電流均分是必須的。因此，一個單元不能“霸占”大多數(shù)電流。理想情況是每個多相單元應(yīng)該消耗相同量的電流。為了實現(xiàn)相等電流均分，必須監(jiān)視和控制每個單元的輸出電流。

　　多相變換器有幾個重要的優(yōu)點：每個單元提供總輸出功率的1/n，這使得每個相所用的電感器的尺寸數(shù)值變小;熱耗分布優(yōu)點，因為每個單元中的功率半導(dǎo)體只需要處理總功率的1/n，這降低了任何熱點溫度、增加了可靠性，并允許有較高的總功率性能。

　　另外，等效頻率增高不會招致進(jìn)一步的開關(guān)損耗，這可以采用較小的等效電感，從而縮短負(fù)載瞬態(tài)周期時間。輸出電容器中降低的紋波電流使輸出紋波電壓變低，這可采用更小或更便宜的輸出電容器。

　　在選擇相數(shù)時，應(yīng)考慮多相變換器的一些缺點。缺點1，需要較多的開關(guān)和輸出電感器，這會導(dǎo)致較高的系統(tǒng)成本;缺點2，需要更復(fù)雜的控制，這是因為有多個變換器單元，相互之間不均勻電流均分的可能性是可能的;缺點3，增加了電路布線的復(fù)雜性。

　　隨著工作電流要求的增高，需要有更多的單元相。一個最佳的設(shè)計需要折衷考慮相數(shù)、每個相的電流、開關(guān)頻率、成本、尺寸的效率。更高的輸出電流和更低的電壓，需要更嚴(yán)格的輸出電壓調(diào)整。多相設(shè)計可采用幾種實用的方法。

　　一種方法是采用帶集成MOSFET驅(qū)動器的PWM(脈寬調(diào)制)控制器IC。然而，片上柵極驅(qū)動器產(chǎn)生的熱和噪聲會影響控制器性能。級連這類芯片以增加更多相是不現(xiàn)實的。用這種配置實現(xiàn)精確的電流均分是困難的。這種方法3相是限制相數(shù)。

　　另一種方法是采用分離的控制器和分離的柵極驅(qū)動器，使PWM控制器與柵極驅(qū)動器的熱和噪聲隔離。然而，電流均分會更復(fù)雜，因為電流感測信號路由到控制器。還有另外的控制器-驅(qū)動器延遲，這是因為它們是分離的IC。

　　另一種方法是采用一個帶集成柵極驅(qū)動器和內(nèi)置同步和電流均分的控制器。這種方法只允許偶數(shù)相數(shù)。它簡化了設(shè)計，但可導(dǎo)致未用或多余硅片、引腳和外部元件。最重要的是片上所產(chǎn)生的驅(qū)動器熱和噪聲可能會降低控制器性能。

　　所以，現(xiàn)有的方法在選擇相數(shù)中不能提供所需的自由度。理想的方法是一種可伸縮的拓?fù)?，它能容易地增加或去除任意多相單元，而且不影響性能。這種方法必須能夠在分布的相單元中相等地均分電流。這樣的技術(shù)使寄生效應(yīng)最小，并容易板布線。

　　DrMOS

　　配置一個減小尺寸、可伸縮多相變換器的一種方法是采用DrMOS(Driver-MOSFET)規(guī)范(Intel公司2004年11月提出)。DrMOS模塊包括驅(qū)動器和功率MOSFET(圖2)，設(shè)計用于多相變換器。

　　對于一個DrMOS器件采用多芯片模塊的一個主要優(yōu)點是，可以使單獨MOSFET性能最佳化。然而，多芯片模塊的元件成本高于等效的單片方案。盡管如此，設(shè)計人員應(yīng)從系統(tǒng)觀點看成本問題。

　　Fairchild公司的FDMF8700是一款支持Intel的DrMOS Vcoredc-dc變換器標(biāo)準(zhǔn)、用于大電流同步降壓應(yīng)用的FET加驅(qū)動器的多芯片模塊。這是一個完全集成的功率級方案，采用8×8mm MLP封裝。它替代一個12V驅(qū)動器IC和3個N溝MOSFET，與分立元件方案相比，節(jié)省板空間50%。開關(guān)和驅(qū)動器管心的布線和尺寸是最佳化的，能工作在較高頻率。

　　不象分立方案那樣，寄生元件與板布線一起顯著地降低了系統(tǒng)效率，F(xiàn)DMF8700模塊的熱和電氣性能，使寄生效應(yīng)最小，改善了總系統(tǒng)效率。在工作時，高端MOSFET對于快速開關(guān)是最佳的，而低端器件對于低RDS(ON)是最佳的。這種配置實現(xiàn)了變換12V總線到提供處理器芯核1.0V~1.4V(高達(dá)30A)電壓所需求的低占空比開關(guān)。

　　Fairchild家族的DrMOS多芯片模塊包括FDMF6700，F(xiàn)DMF8704，F(xiàn)DMF8704和FDMF8705(見圖3)。