臺(tái)積電推展EDA、IP認(rèn)證機(jī)制

　　臺(tái)積電將一統(tǒng)IP與EDA?臺(tái)積電針對(duì)65納米混訊與射頻制程推出設(shè)計(jì)套件，同時(shí)宣布未來(lái)IC設(shè)計(jì)客戶將采用由臺(tái)積電事先認(rèn)證過(guò)的IP、EDA工具以提升投片成功率。在臺(tái)積電揮舞認(rèn)證的大旗下，未來(lái)勢(shì)必使EDA廠商想跟臺(tái)積電密切合作都要先經(jīng)過(guò)認(rèn)證關(guān)卡，也將促使IC設(shè)計(jì)客戶跟進(jìn)選用臺(tái)積電認(rèn)可的IP與EDA工具，臺(tái)積電收編IP與EDA市場(chǎng)的用意明顯。

　　臺(tái)積電借著技術(shù)論壇期間宣布，推出全球第一套65納米射頻與混訊設(shè)計(jì)套件，為了推出這款套件，臺(tái)積電與EDA廠商Cadence合作數(shù)年，在臺(tái)積電開放創(chuàng)新平臺(tái)(OIP)上進(jìn)行合作研發(fā)。這款設(shè)計(jì)套件簡(jiǎn)單而言，鼓勵(lì)IC設(shè)計(jì)業(yè)者重復(fù)采用IP，降低IC設(shè)計(jì)仿真與晶圓制造之間的誤差，業(yè)者表示，臺(tái)積電推出65納米射頻與混訊設(shè)計(jì)套件可以說(shuō)把設(shè)計(jì)環(huán)境、參考設(shè)計(jì)條件基本上都齊備了，大大降低IC設(shè)計(jì)業(yè)者設(shè)計(jì)門坎，可以盡速進(jìn)入投片階段。

　　值得注意的是，這款設(shè)計(jì)套件第二季起將免費(fèi)開放給特定客戶，據(jù)了解聯(lián)電也積極與EDA業(yè)者設(shè)計(jì)類似的套件，不過(guò)卻讓臺(tái)積電界由2009年第一場(chǎng)技術(shù)論壇的時(shí)機(jī)捷足先登率先對(duì)外宣布。

　　此外，臺(tái)積電也表示，未來(lái)客戶在完成設(shè)計(jì)(Sign-Off)流程若選擇事先經(jīng)過(guò)臺(tái)積電認(rèn)證的IP與EDA工具、先進(jìn)制程設(shè)計(jì)方法，可以更快速進(jìn)入量產(chǎn)，并且保證第一次投片就擁有高成功率(First Silicon Success)。臺(tái)積電的做法除了是加快客戶的量產(chǎn)時(shí)程，也激起業(yè)界高度關(guān)注，尤其由臺(tái)積電來(lái)登高一呼制訂認(rèn)證標(biāo)準(zhǔn)，未來(lái)IP與EDA等次產(chǎn)業(yè)供貨商勢(shì)必得通過(guò)與臺(tái)積電合作，才能為客戶所用，確保后段生產(chǎn)的效率與良率。

　　目前不同EDA業(yè)者都各自擁有自行定義設(shè)計(jì)的設(shè)計(jì)套件與環(huán)境，臺(tái)積電率先以認(rèn)證方式頗具有一統(tǒng)江湖的企圖。不過(guò)目前眾多EDA業(yè)者已經(jīng)體認(rèn)到可開放式設(shè)計(jì)套件(interoperable PDK)的重要性，IC設(shè)計(jì)業(yè)者在不同設(shè)計(jì)套件中可進(jìn)行轉(zhuǎn)換互通，目前也已有EDA業(yè)者與晶圓代工廠開始著手進(jìn)行推展可開放式設(shè)計(jì)套件，據(jù)傳臺(tái)積電也對(duì)此也抱持贊成的態(tài)度。不過(guò)在可開放式設(shè)計(jì)套件尚未正式形成業(yè)界共識(shí)之前，臺(tái)積電透過(guò)認(rèn)證機(jī)制似乎已經(jīng)有一統(tǒng)江湖用意。