<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于LEON3處理器和Speed協(xié)處理器的復雜SoC設計實現(xiàn)*

          基于LEON3處理器和Speed協(xié)處理器的復雜SoC設計實現(xiàn)*

          作者:徐欣鋒 中國科學院微電子研究所專用集成電路與系統(tǒng)研究室 時間:2009-05-20 來源:電子產品世界 收藏

            3)由160個實數(shù)浮點乘法累加運算器組成40個復數(shù)乘法累加器陣列,1Mbit的雙口SRAM,8個512×32bit系數(shù)ROM,兩個直角到極坐標轉換電路,兩個對數(shù)變換電路及其它輔助電路和控制電路。

          本文引用地址:http://www.ex-cimer.com/article/94563.htm

            

           

            圖1 Speed的內部模塊結構

            Speed傳統(tǒng)的工作方式是通過片外FPGA輸入控制信號和待處理數(shù)據(jù),這不僅增大了PCB板級布線、調試的工作量,而且FPGA不能用C等高級語言編程,算法改動起來不靈活。另一方面,隨著半導體工藝、微電子技術的發(fā)展,大規(guī)模的復雜實現(xiàn)技術逐漸成熟,因此有必要將板級FPGA + Speed改進為芯片級MCU + Speed,這樣既能實現(xiàn)真正的可編程增大靈活性,又能加快用戶開發(fā)信號處理系統(tǒng)的速度。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();