<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 多路同步串口的FPGA傳輸實(shí)現(xiàn)

          多路同步串口的FPGA傳輸實(shí)現(xiàn)

          —— Design of Multi-channel Synchronous Serial Transmission Base on FPGA
          作者: 時(shí)間:2009-05-21 來(lái)源:詹必勝 吳斌方 楊光友 湖北工業(yè)大學(xué) 收藏

            隨著集成電路技術(shù)的發(fā)展,以及以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn),被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理,以++的架構(gòu)組成滿足實(shí)時(shí)性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢(shì),本文主要研究在高速多路數(shù)據(jù)傳輸中的應(yīng)用。

          本文引用地址:http://www.ex-cimer.com/article/94602.htm

            系統(tǒng)結(jié)構(gòu)

            在多路串行數(shù)據(jù)同時(shí)向發(fā)送的系統(tǒng)中,因?yàn)閿?shù)據(jù)通道有并行要求,應(yīng)用FPGA硬件并行的特點(diǎn),由FPGA并行接收多路數(shù)據(jù),經(jīng)過(guò)緩沖后再發(fā)送至ARM進(jìn)行數(shù)據(jù)的高級(jí)處理的方案,系統(tǒng)結(jié)構(gòu)圖如圖1所示。

            圖1 系統(tǒng)結(jié)構(gòu)圖

            FPGA處理模塊實(shí)現(xiàn)

            DSP的串口傳輸方式為同步串口,每組DSP串口有4個(gè)端口,分別為:clk , frame , data_a,data_b[3]。數(shù)據(jù)端口有兩個(gè),本例中只使能data_a,以下統(tǒng)一稱為data。

            DSP同步串口傳輸時(shí)序如圖2所示,當(dāng)frame為1時(shí),串行數(shù)據(jù)有效,當(dāng)frame為0時(shí),一幀數(shù)據(jù)傳輸結(jié)束。本例中DSP傳輸?shù)囊粠瑪?shù)據(jù)為32bit。

            圖2 DSP同步串口傳輸時(shí)序圖


          上一頁(yè) 1 2 3 4 5 6 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();