<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 多路同步串口的FPGA傳輸實現(xiàn)

          多路同步串口的FPGA傳輸實現(xiàn)

          作者: 時間:2009-05-21 來源:詹必勝 吳斌方 楊光友 湖北工業(yè)大學 收藏

          本文引用地址:http://www.ex-cimer.com/article/94602.htm

            圖5 的數(shù)據(jù)傳輸

            為驗證各控制信號的時序邏輯,做如下仿真:接收及緩存數(shù)據(jù)。仿真的時序如圖6所示。data_temp0~data_temp7 為接收模塊的移位寄存器,在frame的下降沿時將數(shù)據(jù)寫入各自的R_FIFO中;R_FIFO中的數(shù)據(jù)依次通過寄存器data_m寫入S_FIFO中。8次寫入后,一輪緩存即結(jié)束,等待下次請求。

            圖6 接收及緩存數(shù)據(jù)時序仿真圖



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();