端接DDR DRAM的電源電路

    DDR（雙數(shù)據(jù)速率）DRAM應(yīng)用于工作站和服務(wù)器的高速存儲系統(tǒng)中。存儲器IC采用1.8V或2.5V電源電壓，并需要等于電源電壓一半的基準(zhǔn)電壓（V_REF＝V_DD/2）。此外，各邏輯輸出端都接一只電阻器，等于并跟蹤V_REF的終端電壓V_TT。在保持V_TT=V_REF+0.04V的同時，必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲器系統(tǒng)提供終端電壓，并可輸出高達(dá)6A的電流。IC₁有一個降壓控制器和2個線性穩(wěn)壓控制器。IC₁在輸入電壓為4.5～28V下工作。
　　IC₁的200kHz固定頻率PWM控制器通過提供源流和吸收電流來保持輸出電壓。最大源電流等于最大吸收電流，但吸收電流沒有限流作用。IC₁吸收電流時，將某些電流返回電源輸入端。為了實現(xiàn)跟蹤功能，IC₁額外的線性穩(wěn)壓控制器之一被配置成一個倒相放大器。這一放大器將V_DD/2（由R₁和R₂產(chǎn)生）與來自IC₁的V_REF進(jìn)行比較，產(chǎn)生一個誤差信號，誤差信號通過R₃到達(dá)IC₁的FB引腳，從而迫使V_OUT跟蹤V_DD/2。為實現(xiàn)精密跟蹤，必須用一只10mA的負(fù)載電阻器R₄來給倒相放大器提供偏量。當(dāng)V_DD為1～4V時，V_OUT可跟蹤VDD/2。