基于Actel FPGA的I2C IP的應(yīng)用
作者：廣州周立功單片機(jī)發(fā)展有限公司
時(shí)間：2009-08-10
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
(3)Core I2C內(nèi)部寄存器
本文引用地址：http://www.ex-cimer.com/article/97040.htmCore I2C的寄存器的地址映射如表 1所示。
● 控制寄存器——I2C_CTRL
Bit7：串行時(shí)鐘位2，和第0位、第1位一起決定分頻系數(shù)。
Bit6：I2C使能位，1表示I2C被使能，否則被禁止。
Bit5：起始標(biāo)志位，1表示起始標(biāo)志位有效，總線在空閑時(shí)將會(huì)產(chǎn)生一個(gè)起始狀態(tài)位。
Bit4：停止標(biāo)志位，1表示停止標(biāo)志位有效，總線將會(huì)產(chǎn)生一個(gè)停止?fàn)顟B(tài)位。
Bit3：串行中斷標(biāo)志位，在狀態(tài)寄存器的值被更新以后，這位必須被清零。
Bit2：主/從機(jī)設(shè)置位，1表示工作在從機(jī)模式，0表示工作在主機(jī)模式。
Bit1：串行時(shí)鐘位1，和第7位、第0位一起決定分頻系數(shù)。
Bit0：串行時(shí)鐘位0，和第7位、第一位一起決定分頻系數(shù)。
Core I2C時(shí)鐘頻率的定義如表 2所示。
評(píng)論