高性能時鐘產(chǎn)品趨勢漫談

　　4.FPGA或ASIC中的應(yīng)用

　　Cypress的 Sudhir 介紹說，可編程時鐘諸如FleXO系列可生成無標準頻率，從而優(yōu)化FPGA或ASIC的性能。在實際調(diào)試過程中，頻率適當?shù)靥峥旎蚍怕稽c兒，都會對整個系統(tǒng)的性能有很大的提高。尤其是在通信設(shè)備里，一個6U甚至更大的機箱，時鐘信號需要經(jīng)過不同的板卡，因此會產(chǎn)生時鐘信號的延遲，即時延。因此，在不同PCB(印制電路板)上傳輸時時鐘是易變的。但信號是需要同步的，盡管不同板之間的信號時延是設(shè)計者難以控制的。有了可編程時鐘器件，設(shè)計者就可以在系統(tǒng)聯(lián)調(diào)時做一些微調(diào)，這樣就把原來需要用的一些其他方式(比如每過一個板子，后面的信號都要去進行一次同步)省掉了，使眼圖和誤碼率最終滿足要求。

　　時鐘供應(yīng)商的競爭優(yōu)勢

　　Maxim：擁有自己的晶圓廠和安裝、測試工廠，并在近期開發(fā)出了新的高速集成工藝和高精度仿真模塊。

　　凌力爾特：器件具有簡單、緊湊、低功率和堅固的特點，并為晶體或陶瓷諧振器提供了一種真正的替代方案。

　　安森美：所有的產(chǎn)品都使用從輸入到輸出方面完全差異化的設(shè)計。例如，NBXxxxx高性能單頻和雙頻PureEdge 時鐘模塊系列非常適合高速網(wǎng)絡(luò)、電信和高端計算等應(yīng)用。

　　ADI：專注于數(shù)據(jù)轉(zhuǎn)換器時鐘。在整數(shù)和分數(shù)N分頻鎖相環(huán)技術(shù)方面均已擁有強大的專業(yè)技術(shù)，加上領(lǐng)先的DDS技術(shù)，被用于數(shù)字鎖相環(huán)頻率合成解決方案。

　　IDT：時鐘產(chǎn)品是IDT的戰(zhàn)略重點，而不是一個輔助產(chǎn)品線。IDT并不提供現(xiàn)成的解決方案，而是與客戶緊密合作，創(chuàng)建針對其系統(tǒng)的良好解決方案。

　　Sitime：1)通過采用Frac-N PLL分數(shù)分頻鎖相環(huán)路技術(shù)，可最大程度也實現(xiàn)頻率定制編程。2)采用了基于MEMS(微機電系統(tǒng))技術(shù)的解決方案。

　　Silicon Labs：高性能時鐘為下一代多速率線路卡提供了一個高度集成的、具有成本效益的抖動衰減的解決方案，支持大量的客戶端和線路方面的接口。(注：關(guān)于此次報道更多詳情，請訪問本刊網(wǎng)站近期推出的同名專題。)

　　參考文獻

　　[1]王瑩.時鐘發(fā)生器的性能趨勢[R/OL].http://wangying1.spaces.eepw.com.cn/articles/article/item/58546

　　[2]Johnson J.高清世界時鐘所面臨的挑戰(zhàn)(上)[J].電子產(chǎn)品世界,2007(12):106-109

　　[3]Johnson J.高清世界時鐘所面臨的挑戰(zhàn)(下)[J].電子產(chǎn)品世界,2008(1):98-102

　　[4]Numm P.如何產(chǎn)生數(shù)據(jù)采集系統(tǒng)的參考時鐘[J].電子產(chǎn)品世界,2006(4上半月):105-107

　　[5]Halfhill T R.ARM能取消時鐘嗎[J].電子產(chǎn)品世界,2006(5上半月):60-64