浮點(diǎn)：用 FPGA 嵌入式處理器實(shí)現(xiàn)您的構(gòu)想

　　賽靈思編譯器支持的 APU-FPU 單精度變量使用的資源較少。當(dāng) FPU 被占用時(shí)，雙精度操作將通過(guò)軟件仿真來(lái)執(zhí)行。

　　軟 FPU 比軟件仿真法平均快 6 倍。單精度 FPU 通常比雙精度快 13%

　　將 APU-FPU 連接至 PowerPC 440

　　有兩種方法可將 APU-FPU 連接至 PowerPC 440 處理器：1、利用賽靈思 Platform Studio 設(shè)計(jì)工具中的 Base System Builder (BSB) 向?qū)?2、將 APU-FPU 單元添加至當(dāng)前設(shè)計(jì)方案中即可。

　　您首先需利用 BSB 向?qū)Т_定目標(biāo)板和所期望的處理器(PowerPC 或 MicroBlaze™)，然后通過(guò)一系列復(fù)選框和下拉菜單選擇設(shè)計(jì)中所需的 IP。借助 BSB 向?qū)В軌蜉p松快速地組裝并測(cè)試基礎(chǔ)處理器系統(tǒng)。您只需勾選您要選擇的 FPU 框，即可實(shí)現(xiàn)APU-FPU 連接(見(jiàn)圖 3 頂部)。該向?qū)Э蓪?shí)現(xiàn)一個(gè)經(jīng)過(guò)優(yōu)化能以處理器時(shí)鐘三分之一速率運(yùn)行的雙精度 FPU。您也可定制更高時(shí)鐘速率的 FPU 和單精度 FPU。

　　如果不想使用向?qū)?，您也可通過(guò)另一種方法來(lái)實(shí)現(xiàn)，即按照系統(tǒng)組裝視圖拖動(dòng) IP Catalog 下的 APU- FPU IP，然后對(duì) FPU 進(jìn)行配置即可。圖 3 底部圖片顯示了 IP Catalog (見(jiàn)左下方)和系統(tǒng)組裝視圖中新添加的 FPU。右擊 FPU 并選擇 Configure IP，然后您便可選取想要的精度(單精度或雙精度)并確定您希望該 FPU 是針對(duì)低時(shí)延(三分之一時(shí)鐘速率)或是高速率(二分之一時(shí)鐘速率)而進(jìn)行優(yōu)化;最后將 FPU 連接至 FCB 并將 FPU/FCB 時(shí)鐘鏈接至適當(dāng)?shù)臅r(shí)鐘(通常是二分之一或三分之一處理器時(shí)鐘速率。)

　　圖 3——通過(guò) BSB 向?qū)?頂部)以及系統(tǒng)組裝視圖將 FPU 添加至現(xiàn)有 PowerPC 處理器設(shè)計(jì)方案中