基于賽靈思FPGA的數(shù)字頻域干擾抵消器

　　其次，通過量化指標(biāo)EVM進(jìn)行比較[3]，圖6給出了信干比為-10dB時(shí)的EVM指標(biāo)，可以看出，AIC算法可有效抵消干擾，改善星座圖。

　　硬件測(cè)試說明

　　在硬件實(shí)現(xiàn)時(shí)，利用的開發(fā)平臺(tái)為Virtex II Board。其中V2P30芯片F(xiàn)PGA具有136個(gè)硬核乘法器和塊RAM，可滿足自適應(yīng)濾波算法以及大點(diǎn)數(shù)的FFT變換需要大量的乘法器和存儲(chǔ)器的需求。此外，大量的Slice可實(shí)現(xiàn)小區(qū)搜索模塊以及相關(guān)測(cè)試平臺(tái)的建立。

　　此外，對(duì)于簡(jiǎn)易的視頻測(cè)試平臺(tái)，利用VGA接口完成測(cè)試平臺(tái)，進(jìn)行最終的測(cè)試驗(yàn)證。XUP Virtex II PRO板卡帶有高精度的DAC芯片F(xiàn)MS3818，能達(dá)到預(yù)期目的。軟件開發(fā)選用了ISE8.2.03i，相應(yīng)的Chipscope為8.2版本。

　　硬件系統(tǒng)需要實(shí)現(xiàn)頻域AIC、小區(qū)同步搜索、WCDMA信源發(fā)生器、測(cè)試平臺(tái)4大模塊。其中AIC模塊可劃分為大點(diǎn)數(shù)的FFT變換以及相應(yīng)的串并、并串轉(zhuǎn)換等主要功能。將設(shè)計(jì)分為5個(gè)大的模塊：頂層模塊、AIC處理模塊、信源發(fā)生器、小區(qū)搜索以及測(cè)試平臺(tái)。FFT模塊利用賽靈思公司的IP Core(知識(shí)產(chǎn)權(quán)核)來完成;串并、并串可以利用塊RAM實(shí)現(xiàn);數(shù)據(jù)處理模塊盡可能地使用SRL16結(jié)構(gòu)來實(shí)現(xiàn)，以節(jié)省資源。

　　系統(tǒng)測(cè)試按照由部分到整體的思路來完成，首先對(duì)各個(gè)模塊進(jìn)行單獨(dú)測(cè)試，再將部分模塊組合起來完成測(cè)試，最后再對(duì)整體系統(tǒng)進(jìn)行測(cè)試。這樣，可以將錯(cuò)誤及早發(fā)現(xiàn)并將其消滅在起步階段。測(cè)試主要依靠ChipScope來完成，利用其采集數(shù)據(jù)，再把數(shù)據(jù)導(dǎo)入MATLAB中，和定點(diǎn)仿真、ModelSim輸出結(jié)果進(jìn)行比較，完成數(shù)據(jù)分析，從而確保芯片的運(yùn)行結(jié)果和仿真結(jié)果是相同的。在測(cè)試中，全部以方波測(cè)試平臺(tái)為基準(zhǔn)。

　　參考文獻(xiàn)：

　　[1]Widow B, et al, Adaptive noise canceling: principles and applications, Proceedings of the IEEE. 1975,63:1692-1716

　　[2]Shankar S. Transform Domain LMS Algorithm, IEEE Transactions on acoustics, Speech, and Signal processing. 1983, ASSP-31(3)

　　[3]田耘,徐文波,等.無線通信FPGA設(shè)計(jì)[M].北京:電子工業(yè)出版社,2008

　　[4]Haykin S. Adaptive Filter Theory[M].北京:電子工業(yè)出版社(影印版),2002

　　[5]3GPP，TS 25.101，V4.0.0，UE Radio Transmission and Reception (FDD), 2001