<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga

          電子工程師最關(guān)心的15個問題

          •   中國有多少工作很多年的電子工程師;中國每年有多少電子新手需要開始全新的技術(shù)生涯;他們有什么困惑需要去解開;他們最關(guān)心的問題是什么?他們對未來的期待是什么?   中國缺少什么樣的電子工程師?中國缺少滿嘴胡須的電子工程師;中國缺少坐輪椅的電子工程師;中國缺少在一個行業(yè)專注幾十年的資深電子技術(shù)專家;中國缺少知識全面,做事精密細致的電子系統(tǒng)架構(gòu)師。   2009年一次參加公司的skip meeting,臺上演講者給我們說,“我1975年就開始在這個公司工作了,恐怕在座的很多人那時還沒有出生吧?
          • 關(guān)鍵字: 電子工程師  FPGA  Linux  

          基于FPGA的便攜式邏輯分析儀設計

          •   摘要 介紹一種16通道便攜式邏輯分析儀,通過FPGA將高速數(shù)據(jù)采樣并緩存,采用USB控制芯片和FPCA協(xié)同控制將數(shù)據(jù)通過USB接口發(fā)送到電腦的上位機上顯示,簡化了以往邏輯分析儀硬件電路部分,降低了邏輯分析儀的成本且便于攜帶。重點闡述硬件電路部分的設計。   關(guān)鍵詞 邏輯分析儀;USB接口;FPGA;FIFO傳輸   邏輯分析儀是數(shù)字設計驗證與調(diào)試過程中應用廣泛的工具,其能夠檢驗數(shù)字電路是否正常工作,并幫助用戶查找并排除故障。每次可捕獲并顯示多個信號,分析這些信號的時間關(guān)系和邏輯關(guān)系。根據(jù)硬件設備設
          • 關(guān)鍵字: 邏輯分析儀  USB接口  FPGA  FIFO傳輸  

          嵌入式MCU硬件設計概述

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: MCU  嵌入式  FPGA  

          基于LVDS的高速圖像數(shù)據(jù)存儲器的設計與實現(xiàn)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: LVDS  FPGA  Flash  

          Altera交付14.0版Quartus II軟件,其編譯時間業(yè)界最快

          •   Altera公司(Nasdaq: ALTR)今天發(fā)布Quartus® II軟件14.0版——FPGA業(yè)界性能和效能首屈一指的軟件。Altera的這一最新版軟件編譯時間比競爭設計工具套裝平均快出2倍,保持了FPGA和SoC設計的軟件領(lǐng)先優(yōu)勢。   Quartus II軟件14.0版支持用戶更高效的迅速實現(xiàn)FPGA和SoC設計。最新版包括新的快速重新編譯特性,對設計進行小改動后,編譯時間縮短了4倍;以及同類最佳的PCI Express (PCIe) IP解決方案,性能達到
          • 關(guān)鍵字: Altera  Quartus II  FPGA  SoC  

          一種通用的FPGA網(wǎng)絡下載器硬件設計

          •   摘要 網(wǎng)絡下載器作為航天計算機地面檢測系統(tǒng)的重要組成部分,發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡下栽器的總體設計思路,給出了硬件模塊的設計原理圖。并在PCB設計中,對于LVDS接口、高速總線以及疊層的設計中給出了應用參考,保證了系統(tǒng)硬件的可靠性,且在實際應用中取得了穩(wěn)定的性能表現(xiàn)。   關(guān)鍵詞 LVDS;通用下載器;FPGA   隨著航天技術(shù)的發(fā)展,地面檢測設備作為大系統(tǒng)的重要組成部分,發(fā)揮著重要作用。通用下載器作為測試指令和測試數(shù)據(jù)上傳下發(fā)的重要通道,其可靠性和穩(wěn)定性備受關(guān)注,本文介紹了通用下載器
          • 關(guān)鍵字: LVDS  通用下載器  FPGA  

          采用MEMS麥克風實現(xiàn)復雜環(huán)境下對特定語音的提取與放大

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: MEMS麥克風  語音提取  ADMP421  FPGA  

          分布式網(wǎng)絡化視頻監(jiān)控系統(tǒng)的設計實現(xiàn),系統(tǒng)框圖、硬件原理

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: 視頻監(jiān)控  FPGA  ZigBee  VirtexII  

          基于FPGA/CPLD的半整數(shù)分頻器設計及仿真

          •   1引言   CPLD(ComplexprogrammableLogicDevice,復雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray,現(xiàn)場可編程門陣列)都是可編程邏輯器件,它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比,F(xiàn)PGA/CPLD的規(guī)模比較大,適合于時序、組合等邏輯電路的應用。它可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實現(xiàn)方案容易改動等特點。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤、ROM、PROM、或E
          • 關(guān)鍵字: FPGA  CPLD  分頻器  

          基于FPGA的高分辨率視頻圖像處理的SDRAM控制器設計

          •   本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設計方法。通過設置SDRAM的工作狀態(tài),使其工作在猝發(fā)模式。在視頻時序信號控制下,用多行連續(xù)的SDRAM存儲空間,存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO,緩存一行視頻,在像素時鐘控制下,實現(xiàn)視頻數(shù)據(jù)實時的存儲和讀取。通過改變相關(guān)參數(shù),能對所有VESA分辨率視頻流進行操作。具有通用性強、系統(tǒng)復雜度低、可靠性高、可擴展等特點。在某型號的機載大屏顯示器系統(tǒng)中,用該SDRAM控制器實現(xiàn)了圖像的翻轉(zhuǎn)等功能,也驗證了該控制器的實用性。
          • 關(guān)鍵字: FPGA  SDRAM  高分辨率  

          基于FPGA狀態(tài)機和片上總線的CompactPCI異步串口板設計方案

          • 摘要:首先簡要介紹了CompactPCI異步串口板的通常設計方法,并且提出了這些方法的不足之處,重點闡述了基于FPGA狀態(tài)機和片上總線的新設計方案,以及該方案的技術(shù)優(yōu)勢,隨后公布了基于該方案的異步串口板達到的性能指標。通過比較有關(guān)應答延遲的試驗數(shù)據(jù),提出了基于FPGA狀態(tài)機和基于DSP處理器的異步串口板卡存在明顯的處理速度差異問題,并基于兩種設計方案,解釋了形成差異的原因。最后提出了FPGA狀態(tài)機對外部總線存儲器或端口的訪問管理性能大幅超越了任何一款DSP處理器的觀點,并對同行提出了類似研發(fā)項目的設計建議
          • 關(guān)鍵字: FPGA  DSP  片上總線  CompactPCI  異步串口板  201407  

          5MP一體化高清機芯的設計與實現(xiàn)

          • 摘要:本文介紹一種5MP一體化高清機芯的實現(xiàn)方法,采用FPGA來實現(xiàn)自主開發(fā)的ISP算法,采用TMPM342來實現(xiàn)馬達驅(qū)動和自動聚焦、自動曝光等功能,開發(fā)出業(yè)界第一款5MP實時一體化高清機芯。
          • 關(guān)鍵字: 5MP  高清機芯  自動聚焦  ISP  FPGA  TMPM342  201407  

          基于MicroBlaze的嵌入式串口服務器的設計實現(xiàn),提供軟硬件架構(gòu)、原理

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: MicroBlaze  嵌入式串口服務器  FPGA  Spartan-3  

          新型FPGA是Lattice高增長的主要驅(qū)動力

          • 不同于其他小FPGA廠商或被收購或轉(zhuǎn)型的命運,作為中低端FPGA廠商,Lattice一直堅持把握市場定位,并以速度和敏捷為目標,存活在了這個競爭激烈的市場當中。同時還能連續(xù)三年保持營業(yè)額的高速增長,逐漸成為無可爭議的低成本、低功耗和小尺寸FPGA的領(lǐng)導者。為此,我們特別專訪了Lattice總裁兼CEO:Darin Billerbeck,聽他來給我們講述Lattice的成功秘訣。
          • 關(guān)鍵字: Lattice  FPGA  IC  

          基于FPGA/CPLD的VHDL語言電路設計優(yōu)化方法

          •   VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設計、多層次的硬件描述語言,是集行為描述、RTL描述、門級描述功能為一體的語言,并已成為描述、驗證和設計數(shù)字系統(tǒng)中最重要的標準語言之一。由于VHDL在語法和風格上類似于高級編程語言,可讀性好,描述能力強,設計方法靈活,可移植性強,因此它已成為廣大EDA工程師的首選。目前,
          • 關(guān)鍵字: FPGA  CPLD  VHDL  
          共6393條 150/427 |‹ « 148 149 150 151 152 153 154 155 156 157 » ›|

          fpga 介紹

          您好,目前還沒有人創(chuàng)建詞條 fpga !
          歡迎您創(chuàng)建該詞條,闡述對 fpga 的理解,并與今后在此搜索 fpga 的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();