fpga 文章 進入 fpga 技術社區(qū)
Achronix:2024年全球“智能化”趨勢將帶來全新機遇
- Achronix Semiconductor中國區(qū)總經(jīng)理 郭道正Achronix 半導體公司是一家提供高性能、高密度FPGA方案的高科技公司,成立于2004 年。自2017 年第一季度實現(xiàn)盈利以來,其季度營收由2016年第四季度的500萬美元,一年后躍升至4000萬美元,并成為當時世界上發(fā)展速度最快的半導體公司之一。2024年新年之際,正值Achronix半導體成立20周年,我們EEPW也有幸采訪到了Achronix中國區(qū)總經(jīng)理郭道正先生,讓我們站在Achronix的視角上,回望過去的2023年,展望到來
- 關鍵字: Achronix FPGA 202401
FPGA:動手實踐 - 數(shù)字示波器
- 讓我們構建一個簡單的數(shù)字示波器。單通道,約100 MSPS(每秒兆采樣)基于 RS-232(我們也會研究 USB)便宜的!簡單的數(shù)字示波器配方使用 KNJN.com 的零件,以下是我們所需的基本項目。1 x Pluto FPGA 板,帶 TXDI 和電纜(item#6120 和 #6130)1 x Flash 100MHz 采集板 (item#1206 )BNC 連接器 + 尼龍支架 + 連接器 2x8 (item#1250 + #1270 + #1275 )這是它們的樣子。我們還需要以下物品(
- 關鍵字: FPGA 數(shù)字示波器
FPGA:示波器 華麗的干涉圖案
- flashy 板的輸入帶寬遠高于 Nyquest 的最大理論值 40MHz(我們在這里使用的是時鐘頻率為 80MHz的 Flashy)。那么,如果我們向 Flashy 提供高于 40MHz 的信號會發(fā)生什么?測試設置測試裝置由一個直接連接到 Flashy 的HP8640B信號發(fā)生器組成。該發(fā)生器能夠產(chǎn)生高達550MHz的正弦波。干涉圖案首先,信號發(fā)生器關閉。我們應用一個1.000MHz的測試信號,并校準輸出。 讓我們在這里得到 7 個垂直除法。如果我們應用 80MHz 信號...跡線保持平坦(因為我們的采
- 關鍵字: FPGA 數(shù)字示波器
數(shù)字示波器 - 歷史、功能、屏幕截圖
- 軟件開發(fā)早在 2003 年,該軟件就啟動了。這是在設計周期開始時獲取的第一批屏幕截圖之一。圖形用戶界面GUI 變化很快。這是更高版本。觸發(fā)器像所有普通示波器一樣,有 3 種觸發(fā)器:單次:顯示一次跟蹤(發(fā)生觸發(fā)時)。與“手臂”按鈕配合使用。正常:每次觸發(fā)發(fā)生時顯示跟蹤,如果觸發(fā)器未發(fā)生,則不顯示任何內容。自動:觸發(fā)時顯示跟蹤,如果半秒內沒有觸發(fā),則仍然顯示跟蹤。堅持添加了持久性功能,可以一次記住和顯示多達 16 幀(它會淡化舊幀)。周期重建(“樣本等效時間”技術)一個有趣的功能是能夠顯示一個周期(周期信號)
- 關鍵字: FPGA 數(shù)字示波器
Flashy 采集板
- Flashy是一款高速模擬采集板。它通常與FPGA板一起使用,以創(chuàng)建數(shù)字示波器。這是一個單通道 Flashy(頂板),帶有 BNC 連接器和 Pluto-II(底板)。 該組合構成了單通道 100MSPS(每秒兆采樣數(shù))數(shù)字示波器。Flashy 板有三種速度等級:具有ADC60的08060MHz振蕩器(典型工作頻率范圍為20MHz至70MHz)具有ADC100的08100MHz振蕩器(典型工作頻率范圍為20MHz至125MHz)125MHz/133MHz振蕩器,帶ADC08200(典型工作頻率范
- 關鍵字: FPGA 數(shù)字示波器 Flashy 采集板
FPGA:數(shù)字示波器 4 - 更多功能
- 現(xiàn)在示波器骨架已開始工作,可以輕松添加更多功能。邊沿斜率觸發(fā)讓我們添加在上升沿或下降沿觸發(fā)的能力。 任何示波器都可以做到這一點。我們需要一點信息來決定我們想要觸發(fā)的方向。 讓我們使用 PC 發(fā)送的數(shù)據(jù)的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項讓我們添加控制觸發(fā)閾值的功能。 這是一個 8 位值。 然后我們需要水平采集速率控制、濾波控制...... 這需
- 關鍵字: FPGA 數(shù)字示波器
FPGA:數(shù)字示波器 3 - 觸發(fā)器
- 我們的第一個觸發(fā)因素很簡單 - 我們檢測到上升沿越過固定閾值。 由于我們使用的是 8 位 ADC,因此采集范圍從 0x00 到 0xFF。因此,讓我們暫時將閾值設置為0x80。檢測上升沿如果樣本高于閾值,但前一個樣本低于閾值,則觸發(fā)!reg Threshold1, Threshold2;always @(posedge clk_flash) Threshold1 <= (data_flash_reg>=8'h80);always @(posedg
- 關鍵字: FPGA 數(shù)字示波器
FPGA:數(shù)字示波器 2 - 雙端口 RAM
- FIFO使我們能夠非常快速地獲得工作設計。但對于我們簡單的示波器來說,這有點矯枉過正。我們需要一種機制來存儲來自一個時鐘域(100MHz)的數(shù)據(jù),并在另一個時鐘域(25MHz)中讀取數(shù)據(jù)。 一個簡單的雙端口RAM就可以做到這一點。 缺點是兩個時鐘域之間的所有同步(FIFO為我們所做的)現(xiàn)在必須“手動”完成。觸發(fā)“基于 FIFO”的示波器設計沒有明確的觸發(fā)機制。讓我們改變一下。 現(xiàn)在,每次從串行端口接收到字符時,示波器都會被觸發(fā)。 當然,這仍然不是一個非常有用的設計,但我們稍后會對其進行改進。我們使用“as
- 關鍵字: FPGA 數(shù)字示波器
FPGA:數(shù)字示波器 1 - 首款設計
- 以下是此處構建的內容:FPGA 接收兩個時鐘:一個緩慢的“系統(tǒng)”時鐘,固定在25MHz。ADC采樣時鐘(更快,假設100MHz),連接到ADC和FPGA。擁有這兩個時鐘為設計提供了靈活性。 但這也意味著我們需要一種方法將信息從一個時鐘域傳輸?shù)搅硪粋€時鐘域。 為了驗證硬件是否正常工作,讓我們走一條簡單的路線,使用FIFO。 從ADC采集的樣本以全ADC速度(100MHz)存儲在FPGA FIFO中。然后,F(xiàn)IFO內容被讀回、序列化,并以更慢的速度(115200波特)在串行端口上發(fā)送。 最后,我們將串行輸出連
- 關鍵字: FPGA 數(shù)字示波器
fpga 介紹
您好,目前還沒有人創(chuàng)建詞條 fpga !
歡迎您創(chuàng)建該詞條,闡述對 fpga 的理解,并與今后在此搜索 fpga 的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對 fpga 的理解,并與今后在此搜索 fpga 的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473