fpga 文章進入 fpga 技術(shù)社區(qū)

萊迪思即將舉辦網(wǎng)絡研討會探討全新推出的創(chuàng)新中端FPGA

萊迪思半導體，低功耗可編程器件的領(lǐng)先供應商，近日宣布將舉辦一場網(wǎng)絡研討會，介紹其最新的兩款創(chuàng)新型中端FPGA器件系列，萊迪思Avant?-G和Avant?-X，分別為通用FPGA和高級互連FPGA。在網(wǎng)絡研討會上，萊迪思將介紹這些新型FPGA相關(guān)的技術(shù)，新產(chǎn)品旨在為通信、計算、工業(yè)和汽車市場的中端應用提供低功耗、先進的連接和優(yōu)化的計算能力等特性?！? ?主辦方：萊迪思半導體●? ?內(nèi)容：萊迪思最新推出的中端FPGA——Avant-G和Avant-X●? &
關(guān)鍵字：萊迪思中端FPGA FPGA

跨越時鐘域

FPGA設(shè)計可以使用多個時鐘。每個時鐘在FPGA內(nèi)部形成一個“時鐘域”，如果在另一個時鐘域中需要在一個時鐘域中生成的信號，則需要格外小心?？鐣r鐘域1-信號假設(shè) clkB 域中需要來自 clkA 域的信號。它需要“同步”到 clkB 域，因此我們要構(gòu)建一個同步器設(shè)計，它從 clkA 域獲取一個信號，并在 clkB 域中創(chuàng)建一個新信號。在第一種設(shè)計中，我們假設(shè)與 clkA 和 clkB 時鐘速度相比，“信號輸入”變化緩慢。您需要做的就是使用兩個觸發(fā)器將信號從 clkA 移動到 clkB。module Sig
關(guān)鍵字： FPGA 時鐘時鐘域

用FPGA邏輯消抖動

我們將一個開關(guān)連接到FPGA上，連接方式如下圖：機械開關(guān)的問題就是有抖動，每次按一下開關(guān)，你會得到下面的信號：這種信號很少碰到，多數(shù)情況是下面的這種：我們可以用FPGA的計數(shù)器來記錄按鍵的次數(shù)，并通過數(shù)碼管顯示出來：上電的時候，一起是好的：如果按十次鍵，得到下面的結(jié)果：顯然不對。那如何解決呢？一種方式是添加一個R/C濾波器，再跟一個施密特觸發(fā)器之后送給FPGA，當然還有更簡單的方式，就是在FPGA內(nèi)部進行消抖動。 FPGA擅長簡單的運算，讓我們使用FPGA中的計數(shù)器來查看按下或釋放按鈕的時間。只有當計
關(guān)鍵字： FPGA 消除抖動

用FPGA做正交解碼

FPGA非常適合用邏輯來實現(xiàn)正交解碼的功能。什么是正交信號？正交信號是兩個相位差為90度的信號。它們在機械系統(tǒng)中用于確定軸的運動（或旋轉(zhuǎn)）。這是一個向前移動幾步的軸。如果對脈沖計數(shù)，則可以說軸移動了3步。如果計算邊緣，則可以說軸移動了12步。這就是我們在此頁面上所做的。現(xiàn)在，軸向后移動了相同的量。因此，想法是通過查看邊緣和水平，我們可以確定運動的方向和距離。這是一個示例，其中軸向前移動10步，然后向后移動7步。它們在哪里使用？在機械手軸中，用于反饋控制。用旋鈕確定用戶輸入。在電腦鼠標中，確定運動方向。如果
關(guān)鍵字： FPGA L正交解碼

文本LCD模塊的控制FPGA

文本LCD模塊便宜且易于使用微控制器或FPGA進行接口。這是一個1行x 16個字符的模塊：要控制LCD模塊，您需要11個IO引腳來驅(qū)動8位數(shù)據(jù)總線和3個控制信號。3個控制信號是：E：啟用或“ LCD選擇”。高活躍。讀/寫：讀/寫。0寫入，1讀取。RS：寄存器選擇，0表示命令字節(jié)，1表示數(shù)據(jù)字節(jié)。大多數(shù)LCD模塊都基于HD44780芯片或是兼容的。查閱Wikipedia以獲取更多信息。7位設(shè)計讓我們用FPGA板驅(qū)動LCD模塊。這是我們設(shè)計的框圖：Pluto從PC串行端口接收數(shù)據(jù)，對其進行反序列化，然后將其發(fā)
關(guān)鍵字： FPGA LCD模塊

R/C伺服電機FPGA

FPGA適用于控制R / C伺服電機。什么是遙控伺服器？R / C伺服（“遙控伺服電機”）由一個電機，一些電子設(shè)備和一組裝在一個小盒子中的齒輪組成。單軸從伺服器出來。您可以通過向伺服器發(fā)送脈沖來精確控制軸的旋轉(zhuǎn)角度。軸旋轉(zhuǎn)角度限制為大約270度（它不能旋轉(zhuǎn)一整圈，而只能旋轉(zhuǎn)3/4圈）。這是一個伺服器的圖片（已被咬住，但已說明了我們的目的）。有用的信息鏈接包括：RC伺服控制RC飛機伺服系統(tǒng)使用指南遙控伺服器101R / C Servos用于：在遙控模型中（汽車，飛機…）。在機器人技術(shù)中。電氣連接
關(guān)鍵字： FPGA 伺服電機

使用Verilog來編程FPGA

FPGA是依賴數(shù)字邏輯的數(shù)字器件，計算機硬件使用的是數(shù)字邏輯，每一個計算，屏幕上每一個像素的呈現(xiàn)，音樂軌的每一個note都是使用數(shù)字邏輯構(gòu)成的功能塊來實現(xiàn)的。雖然多數(shù)時候，數(shù)字邏輯是抽象的數(shù)學概念，而不是物理電子，邏輯門以及其它的數(shù)字邏輯器件則是由刻蝕在集成電路上的晶體管來實現(xiàn)的。對于FPGA來講，可以通過繪制邏輯門構(gòu)成的電路，將這些門映射到FPGA的通用門上，并將它們連接起來以實現(xiàn)你設(shè)想的邏輯設(shè)計。另外一種方式是，使用Verilog（或其它的）硬件描述語言來實現(xiàn)邏輯。你依然可以購買能夠?qū)崿F(xiàn)小數(shù)量邏
關(guān)鍵字： Verilog 編程 FPGA

看好FPGA的增長潛力，萊迪思拓展中端產(chǎn)品線

1 FPGA市場年增7.8%，高中低三分天下?lián)袌稣{(diào)查公司Scoop.market.us的數(shù)據(jù)，全球現(xiàn)場可編程門陣列（FPGA）市場有望在未來幾年以7.8%的復合年增長率穩(wěn)步增長。2022年，F(xiàn)PGA市場收入為65億美元，預計2023年將增至70億美元。增長趨勢將持續(xù)下去，預計2030年收入將達到115億美元，2031年將達到124億美元，2032年將達到135億美元。2022年，小型FPGA總貢獻23億美元，中端FPGA貢獻18億美元，高端FPGA貢獻24億美元。可見，高中低市場基本三分天下。不過，這個
關(guān)鍵字： FPGA 萊迪思 Lattice 中端FPGA

Achronix提供由FPGA賦能的智能網(wǎng)卡（SmartNIC）解決方案來打破智能網(wǎng)絡性能極限

隨著人工智能/機器學習（AI/ML）和其他復雜的、以數(shù)據(jù)為中心的工作負載被廣泛部署，市場對高性能計算的需求持續(xù)飆升，對高性能網(wǎng)絡的需求也呈指數(shù)級增長。高性能計算曾經(jīng)是超級計算機這樣一個孤立的領(lǐng)域，而現(xiàn)在從超級計算機到邊緣解決方案，在各個層面都可以看到高性能計算，隨著我們推動更快的解決方案進入市場，網(wǎng)絡安全和高復雜性應用在其中也扮演著更重要的角色。為了滿足對網(wǎng)絡加速的需求，并提供靈活的、可重新編程的網(wǎng)絡，Achronix為數(shù)據(jù)中心運營商、云服務提供商和電信公司提供Achronix 的Network Infr
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC 智能網(wǎng)絡

數(shù)字萬年歷設(shè)計

實驗任務普通列表項目任務：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成數(shù)字萬年歷設(shè)計并觀察調(diào)試結(jié)果普通列表項目要求：驅(qū)動底板上的實時時鐘芯片DS1340Z獲取時間信息（年、月、日、周、時、分、秒），顯示在8位數(shù)碼管上，分兩頁顯示，第一頁顯示年月日周信息，第二頁顯示時分秒信息，通過旋轉(zhuǎn)編碼器調(diào)節(jié)數(shù)字萬年歷和控制顯示，具體控制如下：萬年歷有8個狀態(tài)（常態(tài)、調(diào)年、調(diào)月、調(diào)日、調(diào)周、調(diào)時、調(diào)分、調(diào)秒）按動旋轉(zhuǎn)編碼器在8個狀態(tài)中依次循環(huán)切換常態(tài)下，轉(zhuǎn)動編碼器切換顯示頁
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 萬年歷

數(shù)字溫濕度計設(shè)計

實驗任務任務：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成數(shù)字溫濕度計設(shè)計并觀察調(diào)試結(jié)果要求：驅(qū)動底板上的溫濕度傳感器SHT-20測量空氣中的溫度和濕度，將溫濕度信息顯示在8位掃描式數(shù)碼管上。解析：通過FPGA編程驅(qū)動I2C接口溫濕度傳感器SHT-20，獲取溫濕度碼值信息，將兩種碼值信息經(jīng)過運算轉(zhuǎn)換成物理溫度濕度數(shù)據(jù)，然后經(jīng)過BCD轉(zhuǎn)碼處理并顯示到掃描式數(shù)碼管上。實驗目的前面的章節(jié)中我們學習了掃描式數(shù)碼管模塊和BCD轉(zhuǎn)碼模塊的工作原理及驅(qū)動方法，也對I2C總
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 數(shù)字溫濕度

基于接近式傳感器的智能接近系統(tǒng)設(shè)計

實驗任務任務：智能手機通話，手機靠近耳朵后關(guān)閉屏顯，基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成智能接近系統(tǒng)設(shè)計并觀察調(diào)試結(jié)果要求：驅(qū)動底板上的接近式傳感器APDS-9901獲得接近數(shù)據(jù)，控制核心板上LED按能量條方式點亮解析：通過FPGA編程驅(qū)動接近式傳感器APDS-9901，獲取接近距離信息，然后根據(jù)距離信息編碼控制8個LED燈按能量條方式點亮。實驗目的本節(jié)實驗主要學習I2C總線工作原理、協(xié)議及相關(guān)知識，掌握FPGA驅(qū)動I2C設(shè)備的原理及方法，了解輸入輸
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 傳感器系統(tǒng)

基于DDS的任意波形、信號發(fā)生器設(shè)計

實驗任務任務：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成波形信號發(fā)生器設(shè)計并觀察調(diào)試結(jié)果要求：通過底板上的旋轉(zhuǎn)編碼器控制串行DAC芯片DAC081S101基于DDS技術(shù)產(chǎn)生波形可選、頻率可調(diào)的常見波形信號。解析：FPGA驅(qū)動旋轉(zhuǎn)編碼器得到操作信息，通過邏輯控制波形和頻率寄存器，設(shè)計DDS模塊根據(jù)波形和頻率寄存器控制波形數(shù)據(jù)的輸出，波形數(shù)據(jù)通過串行DAC驅(qū)動模塊傳送到底板的DAC芯片進行轉(zhuǎn)換，得到波形信號輸出。實驗目的前面章節(jié)我們學習了旋轉(zhuǎn)編碼器的工作原理及
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 信號發(fā)生器

簡易電壓表設(shè)計

實驗任務任務：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成簡易電壓表設(shè)計并觀察調(diào)試結(jié)果要求：通過底板上的串行模數(shù)轉(zhuǎn)換器ADC芯片測量可調(diào)電位計輸出電壓，并將電壓信息顯示在核心板的數(shù)碼管上。解析：通過FPGA編程驅(qū)動串行ADC芯片，得到數(shù)字量化的電壓信息，將量化的數(shù)字信息轉(zhuǎn)換成BCD碼形式，同時驅(qū)動獨立數(shù)碼管將電壓值顯示出來。實驗目的在基礎(chǔ)數(shù)字電路實驗部分我們已經(jīng)掌握了FPGA驅(qū)動獨立數(shù)碼管的原理及方法，本實驗主要學習模數(shù)轉(zhuǎn)換器ADC的相關(guān)知識，串行（SPI接
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 電壓表

串口監(jiān)視系統(tǒng)設(shè)計

實驗任務任務：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成串口監(jiān)視系統(tǒng)設(shè)計并觀察調(diào)試結(jié)果。要求：設(shè)計串口監(jiān)視系統(tǒng)，實時監(jiān)控串口（UART）接收數(shù)據(jù)，并將數(shù)據(jù)顯示在底板的8位數(shù)碼管上（僅限數(shù)字0~9）。解析：通過FPGA編程驅(qū)動底板上的CP2102串口通信模塊，接收來自PC(串口調(diào)試助手)或其他串口設(shè)備的數(shù)據(jù)，經(jīng)過處理，最后通過驅(qū)動8位掃描式數(shù)碼管模塊，將接收到的數(shù)據(jù)顯示在底板數(shù)碼管上。實驗目的本實驗主要學習串口（UART）總線工作原理、協(xié)議及相關(guān)知識，練習如
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 串口監(jiān)視