(pll 文章 進入(pll技術(shù)社區(qū)
用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分
- 第一部分將重點介紹有關(guān)PLL的基本概念，同時描述基本PLL架構(gòu)和工作原理，另外，我們還將舉例說明PLL在通信系統(tǒng)中的用途。最后，我們將展示一種運用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實用PLL電路。 在第二部分中，我們將詳細考察與PLL相關(guān)的關(guān)鍵技術(shù)規(guī)格：相位噪聲、參考雜散和輸出漏電流。導(dǎo)致這些因素的原因是什么，如何將其影響降至最低?它們對系統(tǒng)性能有何影響? 最后一部分將詳細描述構(gòu)成PLL頻率合成器的各個模塊以及ADI頻率合成器的架構(gòu)。同時還將簡要總結(jié)目前市場上有售的頻
- 關(guān)鍵字： PLL 發(fā)射器
系統(tǒng)時鐘源的比較選擇及高性能PLL的發(fā)展趨勢
- 本文分析了晶振模塊和PLL合成器這兩種主要的系統(tǒng)時鐘源的特點，并重點闡述了PLL合成器相對于晶振模塊的替代優(yōu)勢。 在所有電子系統(tǒng)中，時鐘相當于心臟，時鐘的性能和穩(wěn)定性直接決定著整個系統(tǒng)的性能。典型的系統(tǒng)時序時鐘信號的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標準邏輯電平的部件以及時鐘分配網(wǎng)絡(luò)。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。 系統(tǒng)時鐘源需要可靠、精確的時序參考，通常所用的就是晶體。本文將比較兩種主要的時鐘源——晶體振蕩器(XO，簡稱晶
- 關(guān)鍵字： PLL 晶振
改善分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況
- 您曾設(shè)計過具有分數(shù)頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數(shù)通道上看起來很棒，但在只稍微偏離這些整數(shù)通道的頻率點上雜散就會變得高很多，是吧?如果是這樣的話，您就已經(jīng)遇到過整數(shù)邊界雜散現(xiàn)象了 —— 該現(xiàn)象發(fā)生在載波的偏移距離等于到最近整數(shù)通道的距離時。 例如，若是鑒相器頻率為100MHz，輸出頻率為2001MHz，那么整數(shù)邊界雜散將為1MHz的偏移量。在這種情況下，1MHz還是可以容忍的。但當偏移量變得過小，卻仍為非零值時，分數(shù)雜散情況會更加嚴重。 采用可編程輸
- 關(guān)鍵字： VCO PLL
如何實現(xiàn)功率測量的“神同步”
- 我們在使用功率分析儀的進行測試的時候，選擇合適的同步源，如果同步源設(shè)定不當，測量值有可能不穩(wěn)定或出現(xiàn)錯誤，諧波測量模式還要選擇合適的PLL源，不少客戶經(jīng)常提出疑惑，同步源和PLL源有什么異同，他們的作用是什么? 為了能精確的計算功率等測量值，需要從采樣數(shù)據(jù)中按完整的信號周期截取數(shù)據(jù)，而原始的采樣信號有電壓和電流兩種，由于電壓和電流的信號周期不可能完全一樣，所以無論選擇電壓信號周期作為截取依據(jù)，還是選擇電流信號周期作為截取依據(jù)，都無法完美的截取完整的信號周期，怎么辦呢?從電壓電流中選擇畸變小、輸入
- 關(guān)鍵字： PLL PA6000
基于DDS驅(qū)動PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計
- 結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點，研制并設(shè)計了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分 辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進行了分析和仿真，從仿真和測試結(jié)果看，該頻率合成器達到了設(shè)計目標。該頻率合成器的輸出頻率范圍為 594～999 MHz，頻率步進為5 Hz，相位噪聲為-91dBc。 DDS的參考信號由晶振產(chǎn)生，其頻率為fref。DDS輸出的信號頻率為fDDS，頻率值由頻率控制字(FTW)控制。鎖相環(huán)
- 關(guān)鍵字： DDS PLL
冗余時鐘的平滑時鐘切換——電子設(shè)計
- 摘要： 檢測到時鐘丟失時平滑切換到冗余時鐘源有助于避免系統(tǒng)運行中斷。 正文： 當今許多數(shù)據(jù)通信、網(wǎng)絡(luò)和計算機系統(tǒng)都需要實現(xiàn)時鐘冗余。組件或板級故障甚至簡單的定期系統(tǒng)維護等引起的任何中斷都不應(yīng)造成系統(tǒng)運行中斷。因此，為整個電路工作提供時序的系統(tǒng)時鐘必須避免因任何異常情況而中斷。帶冗余的理想時鐘發(fā)生器也必須能在檢測到時鐘錯誤或丟失的情況下從母時鐘源平滑切換到子時鐘源或晶振。 以下給出幾類常用的冗余時鐘方案，其中包括： 動態(tài)時鐘切換：根據(jù)這種方案，系統(tǒng)在檢測到母時鐘源丟失或錯誤
- 關(guān)鍵字： VCO PLL
多路SDI信號單波長無損光傳輸
- 摘要：針對目前市場上越來越多針對SDI信號的應(yīng)用需求，提出了多路SDI電信號單波長光纖傳輸?shù)膶崿F(xiàn)方案，就方案中出現(xiàn)的由于FIFO“寫滿”或“讀空”引起的SDI信號傳輸誤碼，提出了一種基于FPGA內(nèi)部PLL的可控時鐘，利用該時鐘作為FIFO的讀時鐘，實現(xiàn)SDI信號無損傳輸。 引言 串行數(shù)字接口(Serial Digital Interface，簡寫為SDI)是針對演播室環(huán)境提出的用單根電纜來傳輸數(shù)字視音頻信號的方式。在SMTPE-259M標準中
- 關(guān)鍵字： SDI FPGA 光纖 FIFO PLL 數(shù)據(jù)還原 201503
具PLL 的5 輸出超低抖動時鐘分配器提供獨特的多芯片輸出同步方法
- 凌力爾特公司 (Linear Technology Corporation) 推出低相位噪聲整數(shù) N 合成器內(nèi)核 LTC6950，該產(chǎn)品具超低抖動時鐘分配輸出電路。LTC6950 非常適用于產(chǎn)生和分配具高信噪比 (SNR) 時鐘數(shù)據(jù)轉(zhuǎn)換器必不可少的低抖動信號。當數(shù)字化或合成高模擬頻率時，保持數(shù)據(jù)轉(zhuǎn)換器時鐘低抖動是實現(xiàn)出色 SNR 水平的基礎(chǔ)。例如，新式電子系統(tǒng)需要用 ADC 直接數(shù)字化 RF 和高 IF 信號。憑借 18fsRMS 抖動 (在 12kHz 至 20MHz 帶寬上)，LTC6950 保證
- 關(guān)鍵字： 凌力爾特 PLL LTC6950
X波段頻率合成器設(shè)計
- 1 引言 隨著現(xiàn)代通信技術(shù)的不斷發(fā)展，對頻率源的要求越來越高。一方面，由于通信容量的迅速擴大，使得通信頻譜不斷向高端擴展;另一方面，由于頻譜資源的相對匱乏，必須提高頻譜利用率，進而對頻率源的頻譜純度和頻率穩(wěn)定度都提出了更高的要求。 在無線通信領(lǐng)域中,為了提高頻譜利用率，現(xiàn)代通信系統(tǒng)對頻率合成器的精度、頻率分辨率、轉(zhuǎn)換時間和頻譜純度等指標提出了越來越高的要求。頻率合成的方法主要有直接頻率合成(DS)、間接頻率合成(PLL)和直接數(shù)字頻率合成(DDS)等方案。直接頻率合成體積大、成本高, 有較
- 關(guān)鍵字： X波段 PLL VCO
C波段寬帶捷變頻率綜合器設(shè)計
- 摘要：本文介紹了一種C波段寬帶捷變頻率綜合器的設(shè)計方法，采用直接數(shù)字頻率合成器(DDS)實現(xiàn)頻率捷變，采用倍頻鏈路擴展輸出帶寬，通過與鎖相環(huán)(PLL)合成產(chǎn)生的本振信號混頻將輸出頻率搬移到C波段。論述了DDS時鐘電路、倍頻鏈路以及混頻部分的設(shè)計方法，并給出了達到的主要技術(shù)指標和測試結(jié)果。 引言 頻率合成器是現(xiàn)代通訊系統(tǒng)必不可少的關(guān)鍵電路， 是電子系統(tǒng)的主要信號源，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。隨著系統(tǒng)對頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個數(shù)的要求越來越高，高穩(wěn)定、低相位噪聲、
- 關(guān)鍵字： 變頻率綜合器 DDS PLL C波段 合成器 201410
基于FPGA的任意分頻器設(shè)計
- 1、前言 分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴格的設(shè)計，通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。 2、整數(shù)倍分頻器的設(shè)計 2.1 偶數(shù)倍分頻 偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進行計數(shù)就能實現(xiàn)。如需要N分頻
- 關(guān)鍵字： FPGA 分頻器 PLL
怎樣為定時應(yīng)用選擇合適的采用PLL的振蕩器
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 定時應(yīng)用 PLL 振蕩器 內(nèi)部時鐘 合成器IC技術(shù)
(pll介紹
您好，目前還沒有人創(chuàng)建詞條(pll!
歡迎您創(chuàng)建該詞條，闡述對(pll的理解，并與今后在此搜索(pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(pll的理解，并與今后在此搜索(pll的朋友們分享。 創(chuàng)建詞條
(pll電路
(pll相關(guān)帖子
(pll資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473