<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> (pll

(pll 文章進(jìn)入(pll技術(shù)社區(qū)

PLL-VCO制作方法介紹

在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。
此一PLL-VCO電路的設(shè)計(jì)規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
關(guān)鍵字： PLL-VCO 方法

采用PLL的IC的頻率N（1~10）倍增電路介紹

電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個(gè)脈沖，可變成10KHZ的脈沖信號(hào)。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
關(guān)鍵字： PLL 10 IC的頻率

PLL技術(shù)簡(jiǎn)介及其在合成頻率源中的應(yīng)用

1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個(gè)電子系統(tǒng)的功能，成為非常重要的部件?！　☆l率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、
關(guān)鍵字： PLL 技術(shù)簡(jiǎn)介合成頻率源

利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電

電路功能與優(yōu)勢(shì)本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對(duì)電源噪聲較為敏感，因此，為實(shí)現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。圖1所示電路使用完全集成的小數(shù)N分
關(guān)鍵字： PLL VCO 供電 ADF4350 ADP150 噪聲 LDO 調(diào)節(jié)器利用

基于DDS+PLL在電臺(tái)設(shè)計(jì)中的應(yīng)用

PLL(鎖相環(huán))頻率合成通過鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算。該方法結(jié)構(gòu)簡(jiǎn)單、便于集成，且輸出頻率高、頻 ...
關(guān)鍵字： DDS PLL 電臺(tái)設(shè)計(jì)

Cosmic Circuits宣布經(jīng)硅驗(yàn)證的PLL組合

　　Cosmic Circuits，領(lǐng)先的差異化模擬和混合信號(hào)IP核提供商，今日宣布其PLL在多個(gè)工藝技術(shù)節(jié)點(diǎn)下經(jīng)過硅驗(yàn)證。　　Cosmic Circuits提供納米技術(shù)節(jié)點(diǎn)差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、用于無線和音頻的模擬前后端平臺(tái)、電源管理、時(shí)鐘以及移動(dòng)行業(yè)處理器接口(MIPI)。　　系統(tǒng)時(shí)鐘PLL在55和40納米工藝技術(shù)中實(shí)現(xiàn)，并且將為SoC設(shè)計(jì)者提供各種可供選擇的模擬和數(shù)字PLL – 包括無需任何外部元件便可支持32 kHz～2000 MHz輸入頻率的PLL
關(guān)鍵字： PLL MIPI

信號(hào)鏈基礎(chǔ)知識(shí)#54誰是音頻時(shí)鐘的“老板”，誰是主，誰是從呢

傳統(tǒng) I2S—為何要包括系統(tǒng)時(shí)鐘？過去，我們?cè)谟懻撘纛l話題時(shí)，偶爾會(huì)提及 I2S。我在以前的一些文章中提到過 I2 ...
關(guān)鍵字： I2S、主時(shí)鐘、MCK、PLL、BCK、LRCK、壓控振蕩器、VCO、音頻、模擬、半導(dǎo)體、德州儀器、TI

鑒頻鑒相器的指標(biāo)對(duì)鎖相環(huán)(PLL)死區(qū)及抖動(dòng)性能的影

該應(yīng)用筆記討論了鑒頻鑒相器的指標(biāo)對(duì)鎖相環(huán)(PLL)死區(qū)及抖動(dòng)性能的影響。在使用電荷泵環(huán)路濾波的PLL設(shè)計(jì)中，通過產(chǎn)生具有最小脈寬的鑒相輸出脈沖，可以減輕PLL的死區(qū)效應(yīng)和相關(guān)的鎖相環(huán)抖動(dòng)。鎖相環(huán)廣泛用于電信行業(yè)，
關(guān)鍵字： PLL 鑒頻鑒相器抖動(dòng) 指標(biāo)

基于DDS+PLL的X―Band信號(hào)源設(shè)計(jì)

摘要：將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵(lì)PLL的混合頻率合成方案完成了X波段微波變頻信號(hào)源的設(shè)計(jì)，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實(shí)機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗(yàn)和測(cè)試。結(jié)果表
關(guān)鍵字： Band DDS PLL 信號(hào)源

基于PLL技術(shù)的電源管理設(shè)計(jì)

摘要　　鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供本振（LO）功能；也可用于時(shí)鐘信號(hào)分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時(shí)鐘源。由于每一代
關(guān)鍵字：管理設(shè)計(jì) 電源技術(shù) PLL 基于

pll環(huán)路濾波器是什么意思

環(huán)路濾波器具有低通特性,它可以起到圖1-5(a)中低通濾波器的作用,更重要的是它對(duì)環(huán)路參數(shù)調(diào)整起著決定性的作 ...
關(guān)鍵字： pll 環(huán)路濾波器

IDT推出全球首款集成可編程時(shí)鐘發(fā)生器的音頻子系統(tǒng)

　　擁有模擬和數(shù)字領(lǐng)域的優(yōu)勢(shì)技術(shù)、提供領(lǐng)先的混合信號(hào)半導(dǎo)體解決方案的供應(yīng)商 IDT? 公司(Integrated Device Technology, Inc.; NASDAQ: IDTI) 面向便攜應(yīng)用推出全球首款集成可編程時(shí)鐘發(fā)生器的音頻子系統(tǒng)。新器件通過集成，可實(shí)現(xiàn)占板空間的最小化、降低系統(tǒng)成本，同時(shí)由于無需長(zhǎng)貨期的外部晶體和振蕩器，縮短產(chǎn)品上市時(shí)間。
關(guān)鍵字： IDT 音頻 PLL

基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì)

基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì),摘要：介紹了一種頻率合成技術(shù)的設(shè)計(jì)與實(shí)現(xiàn)，基于DDS與PLL的技術(shù)產(chǎn)生高頻信號(hào)頻率。該頻率合成器由高性能DDS芯片AD9852與鎖相環(huán)芯片ADF4360-7構(gòu)成。該方案控制簡(jiǎn)單、編程靈活、可靠性高，且產(chǎn)生的信號(hào)具有輸出頻率高
關(guān)鍵字：合成器設(shè)計(jì) 頻率技術(shù) DDS PLL 基于

ADI 新型 PLL 頻率合成器問世

Analog Devices, Inc. (ADI)，全球領(lǐng)先的高性能信號(hào)處理解決方案和 RF IC 供應(yīng)商，最近推出一款用于無線通信系統(tǒng)的 PLL（鎖相環(huán)）頻率合成器 ADF4351，它實(shí)現(xiàn)了集成度、性能、靈活性與頻率范圍的業(yè)界最佳組合。就單個(gè) RF器件而言，它支持最寬的連續(xù)頻率范圍。
關(guān)鍵字： ADI PLL

GPS接收機(jī)載波跟蹤環(huán)路解決方案

0引言隨著GPS衛(wèi)星應(yīng)用產(chǎn)業(yè)化進(jìn)程的逐步發(fā)展，對(duì)導(dǎo)航接收機(jī)關(guān)鍵技術(shù)的攻關(guān)必將縮短衛(wèi)星導(dǎo)航終端產(chǎn)品的研發(fā)...
關(guān)鍵字： GPS接收機(jī) 載波跟蹤 Matlab FLL PLL

共145條 6/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

(pll介紹

您好，目前還沒有人創(chuàng)建詞條(pll!
歡迎您創(chuàng)建該詞條，闡述對(duì)(pll的理解，并與今后在此搜索(pll的朋友們分享。創(chuàng)建詞條

(pll電路

以太網(wǎng)物理層芯片時(shí)鐘同步PLL的設(shè)計(jì)方案
寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機(jī)原理圖
采用M51728L的PLL電路
CD4046組成的PLL調(diào)頻解調(diào)

(pll相關(guān)帖子

永磁同步電機(jī)無位置傳感器系列（2）——關(guān)于ESO-PLL（基于擴(kuò)張狀態(tài)觀測(cè)器的高階鎖相環(huán)）的分析
定時(shí)決定一切：如何使用部分PLL創(chuàng)建調(diào)制波形
如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出PLL的相位噪聲
有什么芯片或電路可以實(shí)現(xiàn)檢測(cè)方波信號(hào)的有無？
使用Cyclone器件中的PLL
STM32的鎖相環(huán)PLL時(shí)鐘，可以用來做外部信號(hào)來倍頻嘛？
PLL模塊使用中的一些錯(cuò)誤（轉(zhuǎn)）
Cyclone II PLL問題

(pll資料下載

永磁同步電機(jī)無位置傳感器系列（2）——關(guān)于ESO-PLL（基于擴(kuò)張狀態(tài)觀測(cè)器的高階鎖相環(huán)）的分析
基于電流誤差和PLL估算的無感FOC算法MATLAB代碼生成技術(shù)
Design of CMOS Phase-Locked Loops
使用Cyclone器件中的PLL
ADI-20190219
讓ADI PLL產(chǎn)品發(fā)揮最大效用
ADI公司PLL產(chǎn)品系列的最新發(fā)展
時(shí)鐘的基本原理

熱門主題

(PLL 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();