<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

如何使用FPGA實(shí)現(xiàn)高清低碼流視頻編碼？

3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動了移動互聯(lián)網(wǎng)的發(fā)展，為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動互聯(lián)網(wǎng)提供了條件。通過對移動互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測可以知道，512 Kbps是一個有效而且可靠的帶寬值，如果能夠在這個帶寬值限制條件下實(shí)現(xiàn)高清視頻的傳輸，必將可以推動移動監(jiān)控應(yīng)用的普及。
關(guān)鍵字： 3G網(wǎng)絡(luò) 互聯(lián)網(wǎng) ADSL FPGA ISP

基于FPGA的SPI Flash控制器的設(shè)計方案

本文提出一個基于FPGA的SPI Flash讀寫硬件實(shí)現(xiàn)方案，該方案利用硬件對SPI Flash進(jìn)行控制，能夠非常方便地完成Flash的讀寫、擦除、刷新及預(yù)充電等操作，同時編寫的SPI Flash控制器IP核能夠進(jìn)行移植和復(fù)用，作為SOC芯片的功能模塊。
關(guān)鍵字： FPGA Flash SOC CPU VHDL

基于FPGA的多路光柵信號采集方案

光柵傳感器作為精密機(jī)械量測量的有效工具在線位移、角位移、速度、加速度等工程的測量上得到了廣泛應(yīng)用。在長度測量中，光柵微位移傳感器可以達(dá)到μm級的測量精度，同時可以動態(tài)采集長度的變化，從而可以精確地算出運(yùn)動速度甚至加速度。
關(guān)鍵字：多路選擇光柵傳感器 FPGA DSP 信號采集

基于FPGA的FIR數(shù)字濾波器設(shè)計方案

在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對FIR濾波器進(jìn)行了設(shè)計，然后進(jìn)行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。
關(guān)鍵字： DSP FPGA VHDL 濾波器 FIR

基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計方案

本文采用FPGA作為實(shí)現(xiàn)控制邏輯的核心部件，提出了基于FPGA的基帶64×64 數(shù)據(jù)分配矩陣設(shè)計方案，并介紹了上位機(jī)的軟件設(shè)計思路和FPGA的內(nèi)部編程實(shí)現(xiàn)及仿真。經(jīng)驗(yàn)證該方案具有規(guī)模大、成本低、高速等特點(diǎn)，可廣泛應(yīng)用于大規(guī)?；鶐?shù)字系統(tǒng)測試及信號程控分配調(diào)度中。
關(guān)鍵字： Altera FPGA 矩陣開關(guān) ARM 基帶數(shù)字

基于FPGA的多普勒測振計信號采集與處理系統(tǒng)設(shè)計方案

傳統(tǒng)的淺海地形測量以船只為平臺，采用聲納技術(shù)進(jìn)行，這種測量方法對于一些船只難以駛?cè)氲膮^(qū)域便形成了測量盲區(qū)，而機(jī)載平臺與光聲淺海測量技術(shù)的結(jié)合克服了這一缺點(diǎn)，大大提高了測量區(qū)域的范圍。
關(guān)鍵字： Atera FPGA 信號采集轉(zhuǎn)換電路放大器

視頻分析挑戰(zhàn)不斷，選DSP還是FPGA？

智能交通旨在為交通參與者提供多樣性服務(wù)，它的誕生是現(xiàn)代電子信息技術(shù)演進(jìn)的必然結(jié)果。交通安全是困擾當(dāng)今國際交通領(lǐng)域最為嚴(yán)重的的一大難題。而在交通安全中，交通監(jiān)視和視頻分析是必不可少的一部分。
關(guān)鍵字： Altera DSP FPGA 視頻分析嵌入式

為智能手機(jī)傳感器節(jié)能？超低密度FPGA有招！

從屏幕旋轉(zhuǎn)、運(yùn)動檢測、數(shù)字羅盤和3D游戲，到增強(qiáng)實(shí)境(AR)、數(shù)碼影像防抖技術(shù)、定位服務(wù)(LBS)、室內(nèi)及多樓層盲區(qū)導(dǎo)航功能，以加速度計、陀螺儀、氣壓計為代表的傳感器正在智能互聯(lián)時代扮演著重要的角色。因此，對智能手機(jī)設(shè)計者而言，一個顯而易見的挑戰(zhàn)是，如何管理手機(jī)中迅速增加的傳感器?
關(guān)鍵字： FPGA 傳感器 MCU 智能手機(jī) Lattice

基于FPGA的幀同步系統(tǒng)設(shè)計方案

在Xilinx的FPGA器件XC3S200-4FT200上對方案中設(shè)計的幀同步系統(tǒng)進(jìn)行了實(shí)現(xiàn)，利用Modelsim 6.0軟件進(jìn)行了仿真測試。仿真結(jié)果表明，本方案設(shè)計的同步系統(tǒng)工作穩(wěn)定，滿足性能要求。
關(guān)鍵字： Xilinx FPGA 幀同步 VHDL 寄存器

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計方案

在此基礎(chǔ)上通過電路設(shè)計建立了數(shù)字化能譜測量實(shí)驗(yàn)裝置，實(shí)測了137Cs的能譜，測量結(jié)果與相同條件下的模擬能譜儀的實(shí)測譜完全吻合。由此證明基于FPGA的數(shù)字多道脈沖幅度分析器硬件設(shè)計方案的正確可行，具有實(shí)用性。
關(guān)鍵字： FPGA 能譜儀 ADC DSP 分析器

基于低成本FPGA的高清低碼流H.264攝像機(jī)SoC參考設(shè)計

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計已經(jīng)完全實(shí)現(xiàn)，開創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。
關(guān)鍵字： FPGA SoC ASIC 攝像機(jī) 傳感器

賽靈思FPGA全局時鐘網(wǎng)絡(luò)結(jié)構(gòu)詳解

在 Xilinx 系列 FPGA 產(chǎn)品中，全局時鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時鐘信號到達(dá)各個目標(biāo)邏輯單元的時延基本相同。其時鐘分配樹結(jié)構(gòu)如圖1所示。
關(guān)鍵字： Xilinx FPGA RAM DCM 時鐘信號

基于FPGA動態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器

現(xiàn)場可編程門陣列(Field Programmable Gate Array， FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。
關(guān)鍵字： FPGA SRAM MIPS 存儲器 BIST

雷達(dá)信號處理：FPGA還是GPU?

FPGA和CPU一直是雷達(dá)信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對信息處理的需求也急劇增長。為此，F(xiàn)PGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿足下一代雷達(dá)的信號處理性能需求。
關(guān)鍵字： FPGA CPU GPU GFLOP 轉(zhuǎn)換器

基于PCI總線的微弱信號采集模塊的設(shè)計方案

隨著微電子技術(shù)的廣泛普及、計算機(jī)技術(shù)的快速發(fā)展，現(xiàn)場信息實(shí)時采集系統(tǒng)的性能越來越受到大量關(guān)注。從測試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動態(tài)信息中提取有用數(shù)據(jù)進(jìn)行現(xiàn)場實(shí)時采集并存儲顯得尤為重要。
關(guān)鍵字： PCI FPGA 傳感器轉(zhuǎn)換器采集信號

共6407條 169/428 |‹ « 167 168 169 170 171 172 173 174 175 176 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();