<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

FPGA核心知識詳解（3）：那些讓FPGA初學(xué)者糾結(jié)的仿真

對于FPGA初學(xué)者而言，如何正確了解并理解FPGA的仿真是關(guān)鍵。應(yīng)廣大FPGA初學(xué)者和愛好者要求，電子發(fā)燒友網(wǎng)編輯根 ...
關(guān)鍵字： FPGA 核心知識仿真

基于FPGA協(xié)處理器的算法加速的實現(xiàn)

當(dāng)今的設(shè)計工程師受到面積、功率和成本的約束，不能采用GHz級的計算機實現(xiàn)嵌入式設(shè)計。在嵌入式系統(tǒng)中，通常是由相對數(shù)量較少的算法決定最大的運算需求。使用設(shè)計自動化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
關(guān)鍵字： FPGA 協(xié)處理器算法

淺析FPGA設(shè)計流程及布線資源

1、電路設(shè)計與輸入　　電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的 ...
關(guān)鍵字： FPGA 設(shè)計流程布線資源

FPGA硬件電路的調(diào)試必備原則和技巧

在調(diào)試FPGA電路時要遵循必須的原則和技巧，才能降低調(diào)試時間，防止誤操作損壞電路。通常情況下，參考以下步驟執(zhí)行 ...
關(guān)鍵字： FPGA 硬件電路調(diào)試必備

基于FPGA的自動門控制設(shè)計

引言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動。21 世紀(jì)的今天，門更加突出了安全理念，強調(diào)了有效性：有效地防范、通行、疏散，同時還突出了建筑藝術(shù)的理念，強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
關(guān)鍵字： FPGA 自動門控制設(shè)計

基于FPGA的ARM圖像縮放器的實現(xiàn)

ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商，其所擁有的IP已經(jīng)成為眾多芯片設(shè)計公司采納的一種技術(shù)標(biāo)準(zhǔn)和開發(fā)平臺。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開發(fā)重點，可通過ARM實現(xiàn)LCD控制器來完成對嵌入式
關(guān)鍵字： FPGA ARM 圖像

FPGA平臺的VGA圖像顯示的設(shè)計與實現(xiàn)

摘要：根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語言，設(shè)計了一種基于Zedboard FPGA板卡的圖像顯示方案。實驗結(jié)果表明，在FPGA實現(xiàn)圖片顯示，達到了預(yù)期的效果，依據(jù)該原理，可以實現(xiàn)圖像的采集及在VGA顯示屏上顯示的實現(xiàn)。
關(guān)鍵字： VGA FPGA 圖片顯示 201304

基于PI控制的全數(shù)字鎖相環(huán)設(shè)計

針對以往全數(shù)字鎖相環(huán)研究中所存在電路結(jié)構(gòu)復(fù)雜、設(shè)計難度較大和系統(tǒng)性能欠佳等問題，提出了一種實現(xiàn)全數(shù)字鎖相環(huán)的新方法。該鎖相環(huán)以數(shù)字比例積分控制的設(shè)計結(jié)構(gòu)取代了傳統(tǒng)的一些數(shù)字環(huán)路濾波控制方法。應(yīng)用EDA技術(shù)完成系統(tǒng)設(shè)計，并進行計算機仿真。仿真結(jié)果表明：在一定的頻率范圍內(nèi)，該鎖相環(huán)鎖定時間最長小于15個輸入信號周期，相位抖動小于輸出信號周期的5％，且具有電路結(jié)構(gòu)簡單、環(huán)路性能好和易于集成的特點。
關(guān)鍵字：比列積分控制全數(shù)字鎖相環(huán) 超高速集成電路硬件描述語言現(xiàn)場可編程門陣列

基于FPGA的頻率特性測試儀的設(shè)計

為設(shè)計一款便攜式頻率特性測試儀，該系統(tǒng)以大規(guī)?？煽r程邏輯器件為實現(xiàn)載體，采用了基于FPGA體系結(jié)構(gòu)的集成化設(shè)計方案，以VHDL為設(shè)計語言，設(shè)計了包含掃頻信號源、測幅、測相及顯示等電路，系統(tǒng)經(jīng)峰值檢測和相位檢測分別完成了被測網(wǎng)絡(luò)的幅頻和相頻特性測量及曲線顯示，經(jīng)調(diào)試功能上能滿足大部分系統(tǒng)要求，對RC串并聯(lián)電路進行測量誤差為0．4％；該系統(tǒng)具有探作簡單、成本低廉、性能穩(wěn)定等特點，具有較強的實用價值與發(fā)展前景。
關(guān)鍵字：頻率特性現(xiàn)場可編程門陣列直接數(shù)字頻率合成DDS 正弦信號

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計

為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實踐驗證，該電路具有實現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點，實測同步精度小于1μs。
關(guān)鍵字： IRIG-B FPGA code VHDL

一種基于FPGA的DDR SDRAM控制器的設(shè)計

摘要對DDR SDRAM的基本工作特性以及時序進行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計 SDRAM DDR FPGA 基于

基于FPGA的面陣CCD成像系統(tǒng)設(shè)計

采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器，設(shè)計了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時序發(fā)生器產(chǎn)生CCD驅(qū)動信號。采用相關(guān)雙采樣技術(shù)濾除了視頻信號中的相關(guān)噪聲，提高信噪比。在QuartusⅡ9．1開發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6．5仿真軟件進行訪真測試。實驗結(jié)果表明，所設(shè)計的時序滿足ICX415AL的時序要求，在29．5 MHz的時鐘驅(qū)動下，每秒輸出50幀圖片，能滿足高速跟蹤要求。
關(guān)鍵字： FPGA CCD 面陣成像

基于FPGA與有限狀態(tài)機的高精度測角系統(tǒng)的設(shè)計與實

激光跟蹤測量系統(tǒng)(Laser Tracker System)是工業(yè)測量系統(tǒng)中常用的一種高精度的測量儀器，是近十年發(fā)展起來的新型大尺寸空間測量儀器，不僅對靜止目標(biāo)可以測量，而且對運動目標(biāo)也可以進行跟蹤測量。它集合了激光測距技
關(guān)鍵字： FPGA 有限狀態(tài)機高精度測角系統(tǒng)

基于FPGA的室內(nèi)智能吸塵平臺設(shè)計

智能環(huán)境清潔器由于可代替人進行環(huán)境清潔工作，已日漸成為人們研究的焦點。雖然它們實現(xiàn)了智能，但大多結(jié)構(gòu)復(fù)雜、集成度高，不利于開發(fā)者拓展其功能。在研究并總結(jié)市場上相對成熟產(chǎn)品的基礎(chǔ)上，本文基于可編程性強的
關(guān)鍵字： FPGA 平臺設(shè)計

基于FPGA和ARM9的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺

IC制造技術(shù)的發(fā)展推動著芯片向更高集成度方向前進，從而能夠?qū)⒄麄€系統(tǒng)設(shè)計到單個芯片中構(gòu)成片上系統(tǒng)SoC(System on Chip)。SoC采用全局同步型共享總線通信結(jié)構(gòu)。這類系統(tǒng)由于掛在總線上的設(shè)備在通信時對總線的獨占性
關(guān)鍵字： FPGA ARM9 片上網(wǎng)絡(luò) 系統(tǒng)

共6407條 187/428 |‹ « 185 186 187 188 189 190 191 192 193 194 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();