<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

Linux系統(tǒng)環(huán)境下的FPGA驅(qū)動方案解析

Linux操作系統(tǒng)的全稱是GNU/Linux，它是由GNU工程和Linux內(nèi)核兩個部分共同組成的一個操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護學習成果，因而在嵌入式領(lǐng)域得到了廣泛的應用。FPGA是英文Field Prog
關(guān)鍵字： Linux FPGA 系統(tǒng)環(huán)境驅(qū)動方案

基于FPGA的機器視覺設計

摘要：為實現(xiàn)系統(tǒng)快速更新，在此設計了一種新的機器視頻解決方案，借助FPGA技術(shù)，實現(xiàn)視頻輸入端口與Gige Vision IP的使用以及系統(tǒng)與計算機主機的連接。設計方案中采用了新的Gige Vision標準及Gige Vision IP核，使系
關(guān)鍵字： FPGA 機器視覺

高性能維特比在衛(wèi)星導航接收機中FPGA實現(xiàn)

摘要：衛(wèi)星定位接收機中卷積碼譯碼即維特比譯碼器，在處理器中面臨占有資源較多、處理時間過長等問題，為了減少處理器資源的占用和提高處理速度，采用并行加比選蝶形單元的的方法，在FPGA平臺上用硬件描述語言設計一
關(guān)鍵字： FPGA 性能衛(wèi)星導航接收機

基于FPGA的Kalman濾波器實現(xiàn)研究

摘要：卡爾曼(Kalman)濾波計算精度和速度是工程應用中是否成功的決定性條件，為進一步提高Kalman濾波算法在更復雜的環(huán)境下使用的性能，并能夠同時滿足實時性和精度的要求，采用現(xiàn)場可編程邏輯陣列(FPGA)技術(shù)，設計了
關(guān)鍵字： Kalman FPGA 濾波器實現(xiàn)研究

利用FPGA處理TMS320C54x與SDRAM的接口問題

摘要：介紹了如何利用FPGA設計TMS320C54x系列芯片與TMS62812ASDRAM之間的接口。這種接口方法適合于需要外擴...
關(guān)鍵字： FPGA TMS320C54x SDRM

基于FPGA的多項式運算器設計

摘要：在級數(shù)的基礎上，設計一種基于FPGA的多項式運算器。利用該運算器可以在數(shù)字系統(tǒng)設計中更好地處理和應用各種函數(shù)。首先實現(xiàn)基于FPGA的多項式運算器，利用這個基本單元，進而實現(xiàn)了比較復雜的函數(shù)。經(jīng)過驗證，該
關(guān)鍵字： FPGA 運算器

Achronix全新Speedster22i系列FPGA直接面向目標應用

Achronix 半導體公司今日宣布了其 Speedster22i HD和HP產(chǎn)品系列的細節(jié)，它們是將采用英特爾22nm技術(shù)工藝制造的首批現(xiàn)場可編程門陣列（FPGA）產(chǎn)品。Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對應用的高端FPGA，而且僅消耗28nm高端的FPGA一半的功率，成本也僅為它的一半。
關(guān)鍵字： Achronix FPGA Speedster22i

使用時鐘周期約束的優(yōu)勢

摘要：通過賽靈思ISE及工具行為方式深入了解TS_clk約束，在FPGA設計方案中獲得高效率時序收斂。
關(guān)鍵字：賽靈思 FPGA 201204

FPGA的學習及注意事項

1 基礎問題FPGA的基礎就是數(shù)字電路和HDL語言，想學好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個版本的，這個是基礎，多了解也有助于形成硬件設計的思想。在語言方面，建議初學者學習Verilog語言，VHDL語言
關(guān)鍵字： FPGA 注意事項

基于FPGA和DDS的數(shù)控信號源的設計與實現(xiàn)

摘要以FPGA為核心，根據(jù)DDS原理設計數(shù)控信號源，采用VHDL語言實現(xiàn)各功能模塊。該信號源可輸出正弦渡、方波和三角波，輸出信號的頻率以數(shù)控方式調(diào)節(jié)，幅度連續(xù)可調(diào)。與傳統(tǒng)信號源相比，該信號源具有波形質(zhì)量好、精度
關(guān)鍵字：設計實現(xiàn) 信號源數(shù)控 FPGA DDS 基于

華為公司確認萊迪思為“核心合作伙伴”

　　美國俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導體公司(NASDAQ: LSCC)今日宣布電信網(wǎng)絡解決方案的全球領(lǐng)導者華為技術(shù)有限公司已確認萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質(zhì)量、交貨、技術(shù)合作和服務是確認萊迪思為核心合作伙伴的主要原因。特別是，華為已經(jīng)注意到萊迪思的設計支持和服務在供應商之中是最好的。　　在中國深圳舉行的華為2011年度核心合作伙伴會議上，確認萊迪思為核心合作伙伴。在這個活動中，華為公司授予獎項的一些公司是從一千多個供應商
關(guān)鍵字：萊迪思 FPGA

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA，是7 系列產(chǎn)品中首款可滿足先進高性能有線通信應用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴展、易于實現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
關(guān)鍵字：賽靈思 FPGA Virtex-7

基于DSPBuilder的FIR濾波器的系統(tǒng)設計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
關(guān)鍵字： DSPBuilder FIR濾波器 FPGA Simulink

基于FPGA的CAN總線通信節(jié)點設計

基于FPGA的CAN總線通信節(jié)點設計,摘要：以FPGA代替?zhèn)鹘y(tǒng)的單片機和外圍擴展芯片，給出了CAN總線通信節(jié)點的詳細設計方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器，設計實現(xiàn)通信節(jié)點的硬件接口電路?；趯AN總線控制器的功能分析，并應用Veri
關(guān)鍵字：節(jié)點設計通信總線 FPGA CAN 基于

HDLC的FPGA實現(xiàn)方法

　1 引言　　HDLC（High-level Data Link Control Procedures, 高級數(shù)據(jù)鏈路控制規(guī)程）廣泛應用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC（Application Specific Integr
關(guān)鍵字： HDLC FPGA 實現(xiàn)方法

共6407條 229/428 |‹ « 227 228 229 230 231 232 233 234 235 236 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();