<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

基于FPGA和DSP組合的無線基站

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 無線基站

基于FPGA的混合擴頻發(fā)射機設(shè)計與實現(xiàn)

摘要：以Alter公司的FPGA為硬件平臺，以QuartusⅡ為設(shè)計工具，來實現(xiàn)該直擴／跳頻混合發(fā)射系統(tǒng)。頂層采用圖形設(shè)計方式，各個模塊均采用Verilog語言進(jìn)行設(shè)計。編碼模塊采用了RS(255，223)碼與卷積碼(2，1，7)相結(jié)合，
關(guān)鍵字： FPGA 混合擴頻射機設(shè)計

基于FPGA的HDB3碼編碼器優(yōu)化設(shè)計與分析

摘要：利用四進(jìn)程和結(jié)構(gòu)化設(shè)計兩種不同的VHDL程序設(shè)計方法，對HDB3編碼器進(jìn)行了設(shè)計、實現(xiàn)和功能分析。設(shè)計的兩種編碼器在Quartus Ⅱ7．2中進(jìn)行了功能分析，并且下載到EP2C5T144C6中實現(xiàn)了HDB3編碼轉(zhuǎn)換功能。分析與實
關(guān)鍵字： FPGA HDB3 編碼器優(yōu)化設(shè)計

基于FPGA的嵌入式智能管理系統(tǒng)

摘要：具體介紹了嵌入式系統(tǒng)智能管理方面的相關(guān)內(nèi)容，建立了一種基于FPGA的嵌入式智能管理系統(tǒng)的框架結(jié)構(gòu)。此外，分析并實現(xiàn)了系統(tǒng)各項基本的智能功能，這對提高系統(tǒng)整體性能有著很大的幫助。近些年，針對智能管理
關(guān)鍵字： FPGA 嵌入式智能管理系統(tǒng)

一種基于FPGA的雷達(dá)數(shù)字信號處理機設(shè)計與實現(xiàn)

摘要：結(jié)合具體的雷達(dá)導(dǎo)引頭型號項目．從數(shù)字信號處理機的原理出發(fā)，根據(jù)項目的要求提出了一種基于DBF技術(shù)的某型導(dǎo)引頭信號處理機設(shè)計方案，方案以Xilinx公司Virtex4 SX55 FPGA作為數(shù)字信號處理的核心器件，實現(xiàn)對6陣
關(guān)鍵字： FPGA 雷達(dá)數(shù)字信號處理機

基于單片機實現(xiàn)FPGA的加載配置

隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。高密度現(xiàn)場可編程邏輯器件的出現(xiàn)將大量邏輯功能集成于一個單片 IC之中。對基于 E2PROM (或 Flash Memory)工藝的器件，配置數(shù)據(jù)
關(guān)鍵字：加載配置 FPGA 實現(xiàn) 單片機基于

Altera發(fā)售Cyclone V系列

Altera公司今天宣布，開始發(fā)售其28-nm Cyclone V FPGA。Cyclone V器件是目前市場上功耗最低、成本最低的28-nm FPGA。該系列通過集成，前所未有的同時實現(xiàn)了高性能、低系統(tǒng)成本和低功耗，非常適合工業(yè)、無線、固網(wǎng)、軍事和汽車等市場應(yīng)用。Cyclone V系列完成了Altera的28-nm定制系列產(chǎn)品的全系列發(fā)售，提供多種器件以滿足用戶的各類設(shè)計需求——從最大帶寬到最低功耗。
關(guān)鍵字： Altera FPGA Cyclone V

基于DSP的實時數(shù)據(jù)處理系統(tǒng)淺析

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP SOPC 實時數(shù)據(jù) FPGA

基于FPGA+DSP導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 導(dǎo)引頭信號處理

基于單片機及FPGA的程控濾波器設(shè)計與實現(xiàn)

濾波器是一種用來消除干擾雜訊的器件，可用于對特定頻率的頻點或該頻點以外的頻率進(jìn)行有效濾除。它在電子領(lǐng)域中占有很重要的地位，在信號處理、抗干擾處理、電力系統(tǒng)、抗混疊處理中都得到了廣泛的應(yīng)用。而對于程控濾
關(guān)鍵字： FPGA 單片機程控濾波器設(shè)計

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵

1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 雷達(dá)導(dǎo)引頭關(guān)鍵技術(shù)

基于FPGA與ADSP TS201的總線接口設(shè)計方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA ADSP TS201總線

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計方法介紹

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計方法介紹,Solution:在對FPGA設(shè)計進(jìn)行最初步的系統(tǒng)規(guī)劃的時候，需要進(jìn)行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進(jìn)行設(shè)計。雖然在紙上我們可以很隨意地書寫，而用紙畫的不方便就在于，如果對某一個模塊進(jìn)行較大改動
關(guān)鍵字：設(shè)計方法介紹系統(tǒng) FPGA Xilinx 軟件基于

Xilinx FPGA開發(fā)環(huán)境的安裝方法

Xilinx FPGA開發(fā)環(huán)境的安裝方法,一、計算機硬件環(huán)境要求：
1、操作系統(tǒng)：
Microsoft Windows XP Home Edition SP2
2、基本配置：
A、處理器：Intel CPU T2050 1.6GHz
B、內(nèi)存：512MB
C、硬盤：60GB(其中軟件安裝的空問需要3GB)補充
關(guān)鍵字：安裝方法環(huán)境開發(fā) FPGA Xilinx

一種交織器和解交織器的FPGA電路實現(xiàn)

交織和解交織是組合信道糾錯系統(tǒng)的一個重要環(huán)節(jié)，交織器和解交織器的實現(xiàn)方法有多種。本文利用Altera公司開發(fā)的Quartus軟件平臺和仿真環(huán)境，設(shè)計一種交織器和解交織器FPGA電路單倍實現(xiàn)的方法，并分析該電路實現(xiàn)的特點
關(guān)鍵字： FPGA 交織器電路實現(xiàn)

共6407條 233/428 |‹ « 231 232 233 234 235 236 237 238 239 240 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();