<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

基于DSP和FPGA的導航計算機系統(tǒng)設(shè)計

基于DSP和FPGA的導航計算機系統(tǒng)設(shè)計,摘要：為提高導航的精度和實時性，設(shè)計了基于DSP和FPGA的導航計算機模塊，成功實現(xiàn)了低成本、小型化的捷聯(lián)慣性導航系統(tǒng)。通過描述硬件的設(shè)計原理和軟件的框架及流程，簡要介紹了系統(tǒng)的設(shè)計和實現(xiàn)方法。經(jīng)驗證，該系統(tǒng)
關(guān)鍵字：計算機系設(shè)計導航 FPGA DSP 基于

首期XUP-Digilent TTP課程培訓圓滿結(jié)束

XUP(Xilinx大學計劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓。
關(guān)鍵字： Digilent FPGA

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動生成 HDL 代碼，允許工程師利用廣泛應用的 MATLAB 語言實現(xiàn) FPGA 和 ASIC 設(shè)計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設(shè)計的 FPGA 硬件在環(huán)功能。有了這兩個產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進行 HDL 代碼生成和驗證的能力。
關(guān)鍵字： MathWorks FPGA HDL

Altera舉行世界上第一款光FPGA技術(shù)演示

為創(chuàng)新設(shè)計和構(gòu)建需要大量帶寬的應用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時減小系統(tǒng)復雜度，降低功耗和價格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開發(fā)的第一個OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號完整性。Altera于上一季度在部分用戶中進行演示，并將于2012年3月6
關(guān)鍵字： Altera FPGA

大型FPGA設(shè)計中的多時鐘設(shè)計策略

利用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要
關(guān)鍵字： FPGA 大型策略多時鐘

一種用于FPGA互聯(lián)資源測試的新方法

摘要：以基于靜態(tài)隨機存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資
關(guān)鍵字： FPGA 互聯(lián) 方法資源測試

基于FPGA的超級電容均壓及充放電設(shè)計

摘要：由于超級電容器單體性能參數(shù)的離散性，當多個單體串聯(lián)組成電容器組時，在充放電過程中容易造成過充或過放現(xiàn)象，嚴重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進行有效地充放電控制，
關(guān)鍵字： FPGA 超級電容充放電

Xilinx FPGA 配置電路分類

FPGA配置電路可以看成用戶設(shè)計和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準確快速地實現(xiàn)FPGA系統(tǒng)配置。在FPGA的配置系統(tǒng)中，軟件編程由FPGA提供商提供，設(shè)計人員要掌握其操作方法，將配置數(shù)據(jù)從PC加載
關(guān)鍵字： Xilinx FPGA 配置電路分類

一種基于FPGA的數(shù)字秒表設(shè)計方法

摘要：文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計方法。采用VHDL硬件描述語言，運用ModelSim等EDA仿真工具。該設(shè)計具有外圍電路少、集成度高、可靠性強等優(yōu)點。最后經(jīng)實驗驗證，該數(shù)字秒表計時準確，輸入信號能準確控制秒
關(guān)鍵字： FPGA 數(shù)字秒表設(shè)計方法

基于FPGA的高壓交聯(lián)電纜測試電源的研制

摘要：分析了串聯(lián)諧振的原理并通過推導得出諧振電容兩端電壓的關(guān)系式，結(jié)合目前國內(nèi)高壓電纜耐壓測試的發(fā)展現(xiàn)狀，證明了變頻串聯(lián)諧振試驗方法的優(yōu)越性。對于控制部分，利用現(xiàn)場可編程門陣列(FPCA)實現(xiàn)了自動頻率跟蹤
關(guān)鍵字：測試電源研制電纜交聯(lián) FPGA 高壓基于

賽靈思宣布業(yè)界首款28nm FPGA開始量產(chǎn)

全球可編程平臺領(lǐng)導廠商賽靈思公司(Xilinx, Inc.(NASDAQ: XLNX))今日宣布行業(yè)第一個28nm FPGA器件已經(jīng)針對主要客戶開始量產(chǎn)，該發(fā)布再次為行業(yè)樹起了另一個重要里程碑。Kintex?-7 FPGA的正式量產(chǎn)，是賽靈思以可編程邏輯器件(PLD)行業(yè)歷史最快速度交付新產(chǎn)品的出色執(zhí)行中，繼已成功交付數(shù)以千計的最新7系列產(chǎn)品樣片之后，再次邁出的嶄新一步。這一成就使賽靈思的客戶能夠比以往任何時候都更快地開始投產(chǎn)他們自己的產(chǎn)品，同時也能比以往任何時候更快地滿足他們客戶的需求。
關(guān)鍵字：賽靈思 FPGA

FPGA/CPLD常用的四種設(shè)計方法

FPGA/CPLD常用的四種設(shè)計方法,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日
關(guān)鍵字：方法設(shè)計常用 FPGA/CPLD

基于FPGA的虛擬測試系統(tǒng)實現(xiàn)

1 引言傳統(tǒng)測試測量儀存在價格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲顯示困難等問題，本文選用FPGA實現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機，結(jié)合Labwindows圖形化上層應用軟件界面生成的虛擬測試系統(tǒng)具有較強的競爭力
關(guān)鍵字： FPGA 虛擬測試系統(tǒng)

采用FPGA開發(fā)真正符合需求的系統(tǒng)

采用FPGA開發(fā)真正符合需求的系統(tǒng),要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單，因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時也有助于提高對知識產(chǎn)權(quán)的保護。如果
關(guān)鍵字：需求系統(tǒng) 符合真正 FPGA 開發(fā) 采用

中頻軟件無線電系統(tǒng)的FPGA實現(xiàn)方案

一、引言現(xiàn)代通信技術(shù)、微電子技術(shù)和計算機技術(shù)的飛速發(fā)展，促進了無線通信技術(shù)從數(shù)字化走向軟件化。軟件無線電的出現(xiàn)掀起了無線通信技術(shù)的又一次革命，它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一
關(guān)鍵字： FPGA 軟件無線電系統(tǒng) 實現(xiàn)方案

共6407條 237/428 |‹ « 235 236 237 238 239 240 241 242 243 244 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();