<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

基于層次型AdaBoost檢測算法的快速人臉檢測在FPGA

人臉檢測是指對于給定的圖像或視頻，判斷其中是否存在人臉，如果存在，則進(jìn)一步確定人臉的個數(shù)、具體位置以及大小的過程[1]。作為一個模式識別問題，人臉檢驗(yàn)包含兩個方面的內(nèi)容，一是特征提取，二是分類方法設(shè)計。近
關(guān)鍵字： AdaBoost FPGA 檢測算法人臉檢測

一種遠(yuǎn)程在線更新FPGA程序的方法

1 概述
現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn)，在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核，并且軟核處理器
關(guān)鍵字： FPGA 遠(yuǎn)程程序方法

低成本FPGA的JESD204A應(yīng)用

引言　　隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對于無線數(shù)據(jù)服務(wù)和基站
關(guān)鍵字：應(yīng)用 JESD204A FPGA 成本

基于FPGA和單片機(jī)的位移測量裝置的設(shè)計

　　位移傳感器廣泛應(yīng)用于工業(yè)和控制領(lǐng)域，如過程檢測、物理測量和自動控制等。由于其測量精度不高，往往滿足不 ...
關(guān)鍵字：位移傳感器 FPGA 單片機(jī) 測試測量

一種基于FPGA的B超數(shù)字波束形成技術(shù)

論述了一種運(yùn)行在FPGA芯片上應(yīng)用于B超的全數(shù)字波束形成技術(shù)。采用孔徑變跡、幅度加權(quán)變跡和動態(tài)變跡相結(jié)合的綜合變跡技術(shù)和動態(tài)聚焦技術(shù)，兩種技術(shù)均形成直觀的數(shù)學(xué)模型，在FPGA上的實(shí)現(xiàn)方法類似，先將數(shù)學(xué)模型數(shù)字化，然后計算出數(shù)據(jù)表存入ROM，運(yùn)行時將ROM中提取的數(shù)據(jù)與輸入數(shù)據(jù)進(jìn)行運(yùn)算，即可得到預(yù)期的輸出數(shù)據(jù)。在Matlab仿真和樣機(jī)測試中達(dá)到了很好的抑制旁瓣和動態(tài)聚焦效果，提高了波束形成的精度。
關(guān)鍵字： FPGA 數(shù)字波束 201202

Xilinx對FPGA的技術(shù)市場展望

2011 年 12 月 13 日，可編程平臺廠商賽靈思公司 (Xilinx )進(jìn)駐北京新址，并開設(shè)研發(fā)中心。會上，Xilinx介紹了FPGA的發(fā)展方向
關(guān)鍵字： Xilinx FPGA 201202

基于FPGA NiosII的MPEG-4視頻播放器

引言多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一，就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大，與數(shù)字存儲媒體、通信網(wǎng)容量小的矛盾，其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù)，MPEG(Moving Picture Expert5 Group)推出了
關(guān)鍵字： NiosII FPGA MPEG 視頻播放器

基于單片機(jī)的CPLD/FPGA被動串行下載配置的實(shí)現(xiàn)

1引言隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的高密度現(xiàn)場可編程邏輯器件設(shè)計技術(shù)。高密度現(xiàn)場可編程邏輯器件（CPLD/
關(guān)鍵字： CPLD FPGA 單片機(jī) 被動

基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計

基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計,在1970年，F(xiàn)ergason制造了第一臺具有實(shí)用性的LCD，從此之后，用戶產(chǎn)品的界面發(fā)生了巨大改變，變得更加的美觀、實(shí)用，在一定場合下逐漸取代傳統(tǒng)的數(shù)碼管、LED的顯示。TFT誕生于80年代末，在1995年之后被廣泛的應(yīng)用，現(xiàn)
關(guān)鍵字：技術(shù) 方案設(shè)計控制器 TFT Actel FPGA 基于

基于VC++的FPGA重配置方案設(shè)計

基于VC++的FPGA重配置方案設(shè)計,采用VC++程序的FPGA重配置設(shè)計方案利用現(xiàn)場可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過重新下載存儲于存儲器的不同系統(tǒng)數(shù)據(jù)，從而實(shí)現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是
關(guān)鍵字：方案設(shè)計配置 FPGA VC 基于

基于FPGA的高速異步FIFO的設(shè)計與實(shí)現(xiàn)

基于FPGA的高速異步FIFO的設(shè)計與實(shí)現(xiàn),引言　　現(xiàn)代集成電路芯片中，隨著設(shè)計規(guī)模的不斷擴(kuò)大．一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是，如何設(shè)計異步時鐘之間的接口電路。異步FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解
關(guān)鍵字：設(shè)計實(shí)現(xiàn) FIFO 異步 FPGA 高速基于

FPGA上同步開關(guān)噪聲的分析與解決方法介紹

FPGA上同步開關(guān)噪聲的分析與解決方法介紹,概述　　隨著半導(dǎo)體技術(shù)的快速發(fā)展，近年來FPGA 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了，例如StratixIV 器件，最大的一款EP4SE680 擁有68.11 萬個邏輯單元和1104個輸入輸出管腳。大量的輸出管腳在同一時刻翻
關(guān)鍵字：解決方法介紹分析噪聲同步開關(guān) FPGA

基于FPGA機(jī)載實(shí)時視頻圖形處理系統(tǒng)的設(shè)計

摘要給出了某機(jī)載實(shí)時視頻圖形處理系統(tǒng)的硬件電路設(shè)計方案，以XC5VFX70T FPGA作為核心處理器，實(shí)現(xiàn)了對DVI及PAL等多種格式視頻信號的解碼、實(shí)時處理以及輸出。系統(tǒng)電路設(shè)計簡潔，具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹
關(guān)鍵字： FPGA 機(jī)載實(shí)時視頻圖形處理系統(tǒng)

基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用

基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用,摘要：為了在高速采集時不丟失數(shù)據(jù)，在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個數(shù)據(jù)暫存區(qū)。介紹雙口RAM的存儲原理及其在數(shù)字系統(tǒng)中的應(yīng)用。采用FPGA技術(shù)構(gòu)造雙口RAM，實(shí)現(xiàn)高速信號采集系統(tǒng)中的海量數(shù)據(jù)存儲和時鐘匹配。功能仿
關(guān)鍵字：實(shí)現(xiàn) 應(yīng)用 RAM 雙口 FPGA 基于

基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計

基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計,實(shí)時操作系統(tǒng)RTOS(Real Time Operating System)由于具有調(diào)度的實(shí)時性、響應(yīng)時間的可確定性、系統(tǒng)高度的可靠性等特點(diǎn)，被越來越多地應(yīng)用在嵌入式系統(tǒng)中，如：航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等眾多領(lǐng)域。傳
關(guān)鍵字：硬件設(shè)計管理任務(wù) FPGA C/OS-II 基于

共6407條 239/428 |‹ « 237 238 239 240 241 242 243 244 245 246 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();