現(xiàn)場可編程門陣列(fpga) 文章 進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)
基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計
- 針對光纖微擾動傳感器的高速數(shù)據(jù)處理問題，設(shè)計一種以XC4VSX25為核心，具有數(shù)據(jù)采集功能、存儲功能、LCD顯示功能和USB通信功能的系統(tǒng)。利用XC4VSX25帶有的XtremeDSP IP核，通過并行運(yùn)算解決高速實(shí)時數(shù)據(jù)處理問題，并且通過Verilog HDL語言設(shè)計串行結(jié)構(gòu)和并行結(jié)構(gòu)，并在ModelSim中對兩種結(jié)構(gòu)進(jìn)行仿真比較。結(jié)果表明，本系統(tǒng)中并型結(jié)構(gòu)的計算速度是正比于并行度的，可以提高系統(tǒng)處理速度。
- 關(guān)鍵字： FPGA 高速數(shù)據(jù) 處理系統(tǒng)
基于FPGA的高階音頻均衡濾波器設(shè)計
- 摘要：文中設(shè)計的均衡濾波器充分利用FPGA內(nèi)部資源、時間換取空間的方法，在EP1C3系列的FPGA內(nèi)實(shí)現(xiàn)1 024階FIR數(shù)字均衡濾波器，并通過重載系數(shù)，可實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性、簡易數(shù)字均衡濾波器的功能，達(dá)到了設(shè)計目
- 關(guān)鍵字： FPGA 音頻 均衡 濾波器設(shè)計
基于FPGA的AD9910控制設(shè)計
- 為了滿足目前對數(shù)據(jù)處理速度的需求，設(shè)計了一種基于FPGA+DDS的控制系統(tǒng)。根據(jù)AD9910的特點(diǎn)設(shè)計了控制系統(tǒng)的硬件部分，詳細(xì)闡述了電源、地和濾波器的設(shè)計。設(shè)計了FPGA的軟件控制流程，給出了流程圖和關(guān)鍵部分的例程，并對DDS AD9910各個控制寄存器的設(shè)置與時序進(jìn)行詳細(xì)說明，最后給出了實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果證明輸出波形質(zhì)量高、效果好。對于頻率源的設(shè)計與實(shí)現(xiàn)具有工程實(shí)踐意義。
- 關(guān)鍵字： FPGA 9910 AD 控制設(shè)計
賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊
- 全球可編程邏輯解決方案領(lǐng)先廠商賽靈思公司(NASDAQ:XLNX))今日宣布與全球半導(dǎo)體設(shè)計、驗(yàn)證和制造領(lǐng)域的軟件及 IP 領(lǐng)先廠商Synopsys公司(NASDAQ：SNPS)聯(lián)手推出《 FPGA的原型開發(fā)方法手冊》(FPMM)，這是一本介紹如何使用 FPGA 作為平臺進(jìn)行片上系統(tǒng)(SoC)開發(fā)的實(shí)用指南。FPMM 收錄了眾多公司的設(shè)計團(tuán)隊(duì)在設(shè)計和驗(yàn)證方面的寶貴經(jīng)驗(yàn)。
- 關(guān)鍵字： 賽靈思 FPGA
基于FPGA的CMI編碼系統(tǒng)設(shè)計
- 摘要：提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計中，首先產(chǎn)生m序列，然后程序
- 關(guān)鍵字： FPGA CMI 編碼 系統(tǒng)設(shè)計
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實(shí)現(xiàn)
- 摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的
- 關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)
基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)
- 摘要：激光雷達(dá)的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不
- 關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)
數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計與實(shí)現(xiàn)
- 摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強(qiáng)系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設(shè)計數(shù)字基帶傳輸系統(tǒng)的方法。詳細(xì)闡述數(shù)字基帶傳輸系統(tǒng)中信號碼型的設(shè)計原則，數(shù)
- 關(guān)鍵字： FPGA 數(shù)字基帶 傳輸系統(tǒng)
FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計
- 為達(dá)到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計方案和體系結(jié)構(gòu)，設(shè)計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時鐘基準(zhǔn)，使時鐘與信號的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。
- 關(guān)鍵字： IRIG-B FPGA DC 編碼
現(xiàn)場可編程門陣列(fpga)介紹
您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。 創(chuàng)建詞條
現(xiàn)場可編程門陣列(fpga)電路
現(xiàn)場可編程門陣列(fpga)相關(guān)帖子
現(xiàn)場可編程門陣列(fpga)資料下載
現(xiàn)場可編程門陣列(fpga)專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473