<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 現(xiàn)場(chǎng)可編程門陣列(fpga)

          現(xiàn)場(chǎng)可編程門陣列(fpga) 文章 進(jìn)入現(xiàn)場(chǎng)可編程門陣列(fpga)技術(shù)社區(qū)

          Ittiam Systems多格式高清晰視頻解碼器引擎選用Altera Stratix II FPGA

          •   Altera宣布印度班加洛爾的DSP系統(tǒng)公司Ittiam Systems(www.ittiam.com)選用了業(yè)界領(lǐng)先的Stratix II FPGA系列來(lái)開發(fā)和實(shí)現(xiàn)Trinity多格式高清晰視頻解碼器(MFVDEC)軟核知識(shí)產(chǎn)權(quán)(IP)。該IP內(nèi)核設(shè)計(jì)用于數(shù)字電視、高清晰(HD) DVD、HD IPTV和HD機(jī)頂盒解決方案。Ittiam之所以選擇了Altera的Stratix II FPGA系列,在于其大容量、高性能以及優(yōu)異的信號(hào)
          • 關(guān)鍵字: Altera  FPGA  II  Ittiam  Stratix  Systems  單片機(jī)  嵌入式系統(tǒng)  視頻解碼器引擎  消費(fèi)電子  消費(fèi)電子  

          賽靈思推出業(yè)界首個(gè)90nm非易失性FPGA解決方案

          •   賽靈思公司日前宣布推出新的 Spartan™-3AN FPGA 平臺(tái),進(jìn)一步拓展其多平臺(tái)戰(zhàn)略。Spartan™-3AN FPGA 平臺(tái)是目前業(yè)界最先進(jìn)的非易失性現(xiàn)場(chǎng)可編程門陣列 (FPGA) 解決方案?;诔墒斓?90nm Spartan-3 系列產(chǎn)品的低成本 FPGA 架構(gòu),新平臺(tái)在單芯片解決方案中融合了 SRAM 技術(shù)以及可靠的非易失性閃存技術(shù)的性能和功能優(yōu)勢(shì)。這一新平臺(tái)提供了業(yè)界最大的用戶閃存容量和增強(qiáng)的安全性,專門針對(duì)系統(tǒng)集成度高或安全性非常關(guān)鍵的非易失性應(yīng)用而優(yōu)化。與
          • 關(guān)鍵字: FPGA  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

          設(shè)計(jì)靈活、高性能的嵌入式系統(tǒng)——軟處理和IP定制同時(shí)確保靈活性和性能

          • 軟處理和IP定制能夠?yàn)橥瑫r(shí)確保靈活性和高性能提供了最佳的解決方案,將定制設(shè)計(jì)的概念和協(xié)處理帶來(lái)的性能加速...
          • 關(guān)鍵字: FPGA  硬件  時(shí)鐘  

          采用FPGA IP實(shí)現(xiàn)DDR的讀寫控制的設(shè)計(jì)與驗(yàn)證

          • 摘要: 本文采用LatticeXP系列FPGA結(jié)合IP解決DDR RAM的讀寫控制。并且在硬件上面進(jìn)行了實(shí)際測(cè)試。關(guān)鍵詞: 嵌入式系統(tǒng);DDR RAM;FPGA;IP;LattcieXP 前言隨著高速處理器的不斷發(fā)展,嵌入式系統(tǒng)應(yīng)用的領(lǐng)域越來(lái)越廣泛,數(shù)字信號(hào)處理的規(guī)模也越來(lái)越大,系統(tǒng)中RAM規(guī)模不斷增加,比如視頻監(jiān)控、圖像數(shù)據(jù)采集等領(lǐng)域,圖像處理的實(shí)時(shí)性對(duì)RAM帶寬的要求不斷增加,傳統(tǒng)的SDRAM在帶寬上已經(jīng)逐漸無(wú)法滿足應(yīng)用要求,DDR SDRAM(雙倍速率SDRAM)采用在時(shí)鐘CL
          • 關(guān)鍵字: 0702_A  DDR  FPGA  IP  LattcieXP  RAM  單片機(jī)  嵌入式系統(tǒng)  雜志_設(shè)計(jì)天地  存儲(chǔ)器  

          基于FPGA實(shí)現(xiàn)指紋識(shí)別系統(tǒng)及指紋采集接口*

          • 摘要: 本文以ASIC芯片為應(yīng)用背景,提出了一種基于FPGA的指紋識(shí)別系統(tǒng),及其采集接口的設(shè)計(jì)與實(shí)現(xiàn)方案,采用滑動(dòng)式指紋傳感器完成高質(zhì)量的指紋采集工作。關(guān)鍵詞: FPGA;指紋識(shí)別;滑動(dòng)式指紋傳感器 引言早在十九世紀(jì)初科學(xué)家就發(fā)現(xiàn)了指紋的兩個(gè)重要特征:唯一性和穩(wěn)定性,這個(gè)研究成果使得指紋在犯罪鑒別中得以正式應(yīng)用。20世紀(jì)60年代,隨著計(jì)算機(jī)性能的提高和應(yīng)用的增加,人們開始使用計(jì)算機(jī)來(lái)處理指紋,自動(dòng)指紋識(shí)別系統(tǒng)(AFIS)在法律實(shí)施方面的研究與應(yīng)用由此展開。而近幾年,隨著電子商務(wù)的發(fā)展
          • 關(guān)鍵字: 0702_A  FPGA  單片機(jī)  滑動(dòng)式指紋傳感器  嵌入式系統(tǒng)  雜志_技術(shù)長(zhǎng)廊  指紋識(shí)別  

          Actel在IIC-China2007推出低功耗IGLOO FPGA與MicroTCA混合信號(hào)解決方案

          •   Actel 公司將于 2007 年 3 月 5-6 日于深圳 (展臺(tái)編號(hào) 2H02) 及 3 月 13-14 日于上海 (展臺(tái)編號(hào) 4P37) 舉行的國(guó)際集成電路研討會(huì)暨展覽會(huì) (IIC-China) 上,重點(diǎn)展示其最新的技術(shù)產(chǎn)品 -- Actel IGLOO™ 
          • 關(guān)鍵字: Actel  FPGA  IGLOO  IIC-China2007  MicroTCA  混合信號(hào)  解決方案  

          設(shè)計(jì)工具是FPGA在SoC設(shè)計(jì)中繼續(xù)應(yīng)用的關(guān)鍵

          • 對(duì)于大多數(shù)使用 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō),基于微處理器核的 SoC 結(jié)構(gòu)正在成為主流。據(jù)調(diào)查,目前有五分之一的 FPGA 設(shè)計(jì)使用了軟處理器核,調(diào)查還發(fā)現(xiàn)大多數(shù) FPGA 設(shè)計(jì)人員希望今后都使用軟處理器核,并渴望使用像 ARM 公司提供的處理器核解決方案。與此同時(shí),另一個(gè)與核使用增加并行的趨勢(shì)是:約四分之三的嵌入式設(shè)計(jì)都在某種程度上采用知識(shí)產(chǎn)權(quán) (IP) 復(fù)用??傮w趨勢(shì)仍然持續(xù)轉(zhuǎn)向 FPGA 及摒棄 ASIC 發(fā)展,使用可編程邏輯技術(shù)的嵌入式項(xiàng)目中有 81% 是采用 FPGA器件。這對(duì)于 FPG
          • 關(guān)鍵字: FPGA  SoC  單片機(jī)  嵌入式系統(tǒng)  SoC  ASIC  

          利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

          • 在FPGA系統(tǒng)設(shè)計(jì)中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例,我將探究ExpressFabric架構(gòu)的主要功能?;趯?shí)際客戶設(shè)計(jì)的基準(zhǔn)將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
          • 關(guān)鍵字: FPGA  Virtex-5  單片機(jī)  嵌入式系統(tǒng)  

          做中國(guó)的FPGA 迎接消費(fèi)電子盛宴——專訪Actel CEO John East

          •   做中國(guó)的FPGA產(chǎn)品!這句話聽起來(lái)很響亮,出自賽靈思?還是Altera?多年來(lái),人們總是習(xí)慣性的把FPGA市場(chǎng)上的風(fēng)吹草動(dòng)都?xì)w結(jié)到難分伯仲的PLD雙雄身上。不僅因?yàn)檫@兩家公司長(zhǎng)期壟斷FPGA市場(chǎng),總計(jì)占了85%以上的份額,還在于最近他們?yōu)闋?zhēng)奪65納米聲勢(shì)激烈競(jìng)爭(zhēng),口水仗不斷上演。這種多年不變的市場(chǎng)格局讓人們幾乎淡忘了FPGA市場(chǎng)上還有Lattice 、Actel 、Quicklogic等眾多無(wú)名小輩。不過(guò),這一響亮的聲音不是來(lái)自PLD雙雄,而是目前市場(chǎng)上排名第四的FPGA供應(yīng)商Actel。   Ac
          • 關(guān)鍵字: Actel  CEO  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          面向FPGA的ESL工具

          • 邏輯設(shè)計(jì)領(lǐng)域正發(fā)生著根本變化,新一代設(shè)計(jì)工具能夠幫助軟件開發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件,而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸類為電子系統(tǒng)級(jí) (ESL) 設(shè)計(jì),廣義上指從比目前主流的寄存器傳輸級(jí) (RTL) 更高的抽象級(jí)別上開始的系統(tǒng)設(shè)計(jì)與驗(yàn)證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái),ESL 設(shè)計(jì)語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 的關(guān)系ESL 工具已經(jīng)存在了一段時(shí)間,而許多人覺(jué)得這些工具主要專注于 ASIC 設(shè)計(jì)流程。然
          • 關(guān)鍵字: ESL  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          基于軟件無(wú)線電的廣域自適應(yīng)頻譜技術(shù)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: SDR  ASIC  射頻  FPGA  天線  

          軟件無(wú)線電和重配置技術(shù)

          USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

          • 引言 傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限,并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理,充分利用PC的強(qiáng)大處理功能,配合LabView圖形化語(yǔ)言開發(fā)的虛擬邏輯分析儀,其數(shù)據(jù)處理和傳輸速率大大提高,適用性極大增強(qiáng),其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢(shì)和發(fā)展前景。 工作原理 本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理,外接S
          • 關(guān)鍵字: FPGA  USB2.0  測(cè)量  測(cè)試  虛擬邏輯分析儀  

          賽靈思宣布交付性能最高的DSP平臺(tái)——VIRTEX-5 SXT FPGA

          •   賽靈思宣布開始向市場(chǎng)交付針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的65 nm Virtex-5 SXT現(xiàn)場(chǎng)可編程門陣列(FPGA)器件的首批產(chǎn)品。SXT平臺(tái)創(chuàng)造了DSP性能的行業(yè)新紀(jì)錄——550MHz下性能達(dá)352 GMAC,而且動(dòng)態(tài)功率較上一代90nm器件相比降低35%。此外,SXT平臺(tái)還是第一個(gè)集成了串行收發(fā)器的DSP優(yōu)化的FPGA產(chǎn)品系列。   通過(guò)三款可滿足下一代無(wú)線和視頻應(yīng)用對(duì)超高DSP帶寬和更低系統(tǒng)成本要求的新器件,Virtex-5 SXT平
          • 關(guān)鍵字: DSP平臺(tái)  FPGA  SXT  VIRTEX-5  單片機(jī)  交付性  嵌入式系統(tǒng)  賽靈思  

          一種新型數(shù)字溫度測(cè)量電路的設(shè)計(jì)及實(shí)現(xiàn)

          • 摘 要:提出一種內(nèi)嵌時(shí)鐘功能的溫度測(cè)量電路的設(shè)計(jì)方案。測(cè)溫電路利用溫度傳感器監(jiān)測(cè)外界溫度的變化,通過(guò)振蕩器將溫度傳感器的阻值變化轉(zhuǎn)換為頻率信號(hào)的變化,實(shí)現(xiàn)模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換,然后利用數(shù)字信號(hào)處理方法計(jì)算得出溫度值,實(shí)現(xiàn)溫度的測(cè)量。 關(guān)鍵詞:溫度傳感器 振蕩器 FPGA 用傳統(tǒng)的水銀或酒精溫度計(jì)來(lái)測(cè)量溫度,不僅測(cè)量時(shí)間長(zhǎng)、讀數(shù)不方便、而且功能單一,已經(jīng)不能滿足人們?cè)跀?shù)字化時(shí)代的要求。本文提出了一種新型的數(shù)字式溫度測(cè)量電路的設(shè)計(jì)方案,該方案集成了溫度測(cè)量電路和實(shí)時(shí)日歷時(shí)鐘電路。 
          • 關(guān)鍵字: FPGA  測(cè)量  測(cè)試  溫度傳感器  振蕩器  
          共6399條 413/427 |‹ « 411 412 413 414 415 416 417 418 419 420 » ›|

          現(xiàn)場(chǎng)可編程門陣列(fpga)介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列(fpga)!
          歡迎您創(chuàng)建該詞條,闡述對(duì)現(xiàn)場(chǎng)可編程門陣列(fpga)的理解,并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();