<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能

          賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能 文章 進(jìn)入賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能技術(shù)社區(qū)

          賽靈思SSI技術(shù)為FPGA帶來全新密度、帶寬和功耗優(yōu)勢

          • 可編程技術(shù)勢在必行——用更少的資源實(shí)現(xiàn)更多功能、隨時(shí)隨地降低風(fēng)險(xiǎn)、使用可編程硬件設(shè)計(jì)平臺快速開發(fā)差異化產(chǎn)品——驅(qū)使人們不斷探索能夠提供更大容量、更低功耗和更高帶寬的 FPGA 解決方案,用來創(chuàng)建目前 ASIC 和 ASSP 所能提供的系統(tǒng)級功能。
          • 關(guān)鍵字: 賽靈思  FPGA  

          賽靈思Virtex-7 2000T背景資料

          • 賽靈思現(xiàn)已向客戶推出世界最大容量的 FPGA:Virtex-7 2000T。這款包含 68 億個(gè)晶體管的FPGA具有 1,954,560 個(gè)邏輯單元,容量相當(dāng)于市場同類最大28nm FPGA 的兩倍。這是賽靈思采用臺積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA,更重要的是,這也是世界第一個(gè)采用堆疊硅片互聯(lián) (SSI) 技術(shù)(該技術(shù)是賽靈思致力于實(shí)現(xiàn)3D IC 的方法)的商用FPGA(參見 Xcell 雜志第 74 期的封面報(bào)道)。
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7 2000T  

          堆疊硅片互聯(lián)技術(shù)的可行性

          • 1. 概要   為盡早推出 28nm 高容量 FPGA 產(chǎn)品,賽靈思 (Xilinx) 通過以下工作滿足了關(guān)鍵需求:
          • 關(guān)鍵字: 賽靈思  FPGA  

          FAQ-堆疊硅片互聯(lián)技術(shù)問題解答

          • 1. 賽靈思今天宣布推出什么產(chǎn)品?   賽靈思采用了稱之為“堆疊硅片互聯(lián)技術(shù)”的 3D 封裝方法,該技術(shù)采用無源芯片中介層、微凸塊和硅通孔 (TSV)技術(shù),實(shí)現(xiàn)了多芯片可編程平臺。對于那些需要高密度晶體管和邏輯、以及需要極大的處理能力和帶寬性能的市場應(yīng)用而言,這些28nm平臺和單芯片方法相比,將提供更大的容量,更豐富的資源,并顯著降低功耗。
          • 關(guān)鍵字: 賽靈思  FPGA  

          Virtex-7 2000T與SSI技術(shù)常見問題解答

          • 賽靈思推出世界最大容量 FPGA,將業(yè)界晶體管數(shù)量紀(jì)錄翻了一番
          • 關(guān)鍵字: 賽靈思  Virtex-7 2000T FPGA  SSI  

          FAQ-賽靈思7系列FPGA常見問題解答

          • 賽靈思 (Xilinx) 宣布推出的是其 7 系列 FPGA,這一全新的產(chǎn)品系列建立在業(yè)界最低功耗和業(yè)界唯一一款可滿足從低成本到超高端不同產(chǎn)品系列擴(kuò)展的統(tǒng)一 FPGA 架構(gòu)之上。全新的 28nm Artix?-7、Kintex?-7 和 Virtex?-7 系列將功耗效率、性能/容量以及性價(jià)比等方面的突破性創(chuàng)新技術(shù)與無與倫比的可擴(kuò)展性和生產(chǎn)率完美結(jié)合在一起,大大加強(qiáng)了賽靈思目標(biāo)設(shè)計(jì)平臺的戰(zhàn)略優(yōu)勢,從而使更廣泛的用戶社群、市場和應(yīng)用都能更方便地利用可編程邏輯。
          • 關(guān)鍵字: 賽靈思  FPGA  

          FAQ-可擴(kuò)展式處理平臺架構(gòu)問題解答

          •  賽靈思的最新架構(gòu)是什么?   賽靈思日前公布了有關(guān)可擴(kuò)展式處理平臺的詳細(xì)架構(gòu)信息,該平臺將完整的ARM? Cortex?-A9 MPCore? 處理器片上系統(tǒng) (SoC)與集成了28 nm低功耗和高性能的可編程邏輯完美結(jié)合在一起。該全新架構(gòu)首先是一款基于處理器的系統(tǒng),復(fù)位后即可啟動操作系統(tǒng)、訪問可編程邏輯,并能幫助系統(tǒng)架構(gòu)師和嵌入式軟件開發(fā)人員同時(shí)采用串行(使用 ARM 處理器)和并行處理(使用可編程邏輯)功能,以滿足應(yīng)用對較高性能的需求,同時(shí)還能充分受益于更高集成度所帶來的低成本、低功耗和小型化
          • 關(guān)鍵字: 賽靈思  ARM處理器  SoC  

          FAQ-賽靈思28nm FPGA常見問題解答

          • 1、什么是賽靈思7系列產(chǎn)品?   賽靈思7系列三款FPGA基于高性能,低功耗HPL28nm工藝,且建立在行業(yè)最低功耗和唯一統(tǒng)一架構(gòu)之上,可以提供突破性的功耗,性能及設(shè)計(jì)可移植性。這種創(chuàng)新的架構(gòu)使得設(shè)計(jì)方案可以在7系列的三大產(chǎn)品Artix-7, Kintex-7以及 Virtex-7方便的進(jìn)行移植。系統(tǒng)制造商可以非常容易的成功實(shí)現(xiàn)規(guī)模設(shè)計(jì)以滿足市場需求,同時(shí)降低成本和功耗,增加系統(tǒng)性能和容量。采用AMBA4 AXI4 作為互聯(lián)支持即插即用FPGA設(shè)計(jì),IP復(fù)用進(jìn)一步提高了生產(chǎn)率,可移植性以及精確性。
          • 關(guān)鍵字: 賽靈思  FPGA  Zynq-7000   

          FAQ-Zynq-7000可擴(kuò)展處理平臺常見問題解答

          • 1、什么是賽靈思 Zynq-7000 可擴(kuò)展處理平臺?   Zynq-7000 可擴(kuò)展處理平臺是包括四款器件的產(chǎn)品系列,該產(chǎn)品系列集基于 ARM? Cortex-A9 MPCore 處理器的完整片上系統(tǒng) (SoC) 和集成的28nm可編程邏輯為一體。每款器件均為基于處理器的系統(tǒng),能夠在通過可訪問的可編程邏輯重設(shè)時(shí)即可啟動操作系統(tǒng)。這些新型器件使系統(tǒng)架構(gòu)師和嵌入式軟件開發(fā)人員能夠通過串行(使用 ARM 處理器)和并行(使用可編程邏輯)處理相結(jié)合的方式,滿足各種日趨復(fù)雜的高性能應(yīng)用需求,同時(shí)可以利用其高
          • 關(guān)鍵字: 賽靈思  嵌入式  Zynq-7000  

          基于OMAP-L138的數(shù)字示波器硬件設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 數(shù)字示波器  OMAP-L138  以太網(wǎng)  

          Zynq-7000 EPP 開啟創(chuàng)新新紀(jì)元

          • 賽靈思Zynq-7000 可擴(kuò)展式處理平臺將雙 ARM Cortex-A9 MPCore 處理器系統(tǒng)與可編程邏輯和硬 IP 外設(shè)緊密集成在一起,提供了頂級的靈活性、可配置性和性能。
          • 關(guān)鍵字: 賽靈思  Zynq-7000   處理器  

          將ARM AXI4用于FPGA 把恒星裝入瓶中

          • 英國的聚變研究人員以賽靈思技術(shù)為基礎(chǔ),采用最新的 ARM AXI4 接口,開發(fā)出一種用于合成孔徑成像的數(shù)據(jù)采集系統(tǒng)。
          • 關(guān)鍵字: 賽靈思  ARM AXI4  FPGA  

          如何讓7系列FPGA的功耗減半

          • 賽靈思采用專為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu),讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
          • 關(guān)鍵字: 賽靈思   FPGA   28nm  

          2.5D IC封裝超越摩爾定律,改變游戲規(guī)則

          •   近日,有兩家公司同時(shí)發(fā)布了在芯片封裝方面的革命性突破:一個(gè)是意法半導(dǎo)體宣布將硅通孔技術(shù)(TSV)引入MEMS芯片量產(chǎn),在意法半導(dǎo)體的多片MEMS產(chǎn)品(如智能傳感器、多軸慣性模塊)內(nèi),硅通孔技術(shù)以垂直短線方式取代傳統(tǒng)的芯片互連線方法(無需打線綁定),在尺寸更小的產(chǎn)品內(nèi)實(shí)現(xiàn)更高的集成度和性能。另一個(gè)則是賽靈思宣布通過堆疊硅片互聯(lián) (SSI) 技術(shù),將四個(gè)不同 FPGA 芯片在無源硅中介層上并排互聯(lián),結(jié)合TSV技術(shù)與微凸塊工藝,構(gòu)建了相當(dāng)于容量達(dá)2000萬門ASIC的可編程邏輯器件。雖然同樣是基于TSV技術(shù)
          • 關(guān)鍵字: 賽靈思  封裝  硅片互聯(lián)技術(shù)  

          2.5D封裝+28nm,F(xiàn)PGA迎來革命性突破

          •   68億只晶體管、1,954,560個(gè)邏輯單元(容量相當(dāng)于市場同類最大28nm FPGA的兩倍)、305,400個(gè)CLB切片的可配置邏輯塊(CLB)、21,550Kb的分布式RAM容量、以及2,160個(gè)DSP slice、46,512個(gè)BRAM、24個(gè)時(shí)鐘管理模塊、4個(gè)PCIe模塊、36個(gè)GTX收發(fā)器(每個(gè)性能達(dá)12.5 Gbps)、24個(gè)I/O bank和1,200個(gè)用戶I/O、19W功耗……是的,您沒有看錯,這一連串令人眼花繚亂的數(shù)字,就是賽靈思(Xilinx)日前宣布可
          • 關(guān)鍵字: 賽靈思  FPGA   2.5D封裝  
          共1436條 53/96 |‹ « 51 52 53 54 55 56 57 58 59 60 » ›|

          賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能介紹

          您好,目前還沒有人創(chuàng)建詞條賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能!
          歡迎您創(chuàng)建該詞條,闡述對賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的理解,并與今后在此搜索賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();