arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

基于ARM芯片的PDA系統(tǒng)中硬件設(shè)計(jì)實(shí)現(xiàn)

基于ARM芯片的PDA系統(tǒng)中硬件設(shè)計(jì)實(shí)現(xiàn),摘要：嵌入式PDA系統(tǒng)廣泛應(yīng)用于各個(gè)領(lǐng)域，為了設(shè)計(jì)一個(gè)高性能低成本的PDA系統(tǒng)，該設(shè)計(jì)利用ADSl．2開(kāi)發(fā)環(huán)境開(kāi)發(fā)基于ARM芯片的PDA系統(tǒng)，采用STR710芯片設(shè)計(jì)PDA硬件電路系統(tǒng)，利用壞塊管理技術(shù)實(shí)現(xiàn)NAND_FLASH的存儲(chǔ)管理
關(guān)鍵字：硬件設(shè)計(jì) 實(shí)現(xiàn) 系統(tǒng) PDA ARM 芯片基于

基于ARM的嵌入式TCP／IP協(xié)議的實(shí)現(xiàn)

基于ARM的嵌入式TCP／IP協(xié)議的實(shí)現(xiàn),摘要：分析嵌入式TCP／IP協(xié)議的選取原則，采用ARM芯片和網(wǎng)絡(luò)接口控制芯片設(shè)計(jì)以太網(wǎng)接口，介紹ARM芯片對(duì)網(wǎng)絡(luò)接口控制芯片的控制過(guò)程和TCP／IP協(xié)議棧處理數(shù)據(jù)包的流程，完成嵌入式TCP／IP系統(tǒng)的開(kāi)發(fā)。該系統(tǒng)可以將數(shù)
關(guān)鍵字：協(xié)議實(shí)現(xiàn) IP TCP ARM 嵌入式基于

FPGA引腳信號(hào)指配的幾個(gè)原則

現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜，向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳...
關(guān)鍵字：引腳信號(hào)指配 FPGA 單極信號(hào)

采用創(chuàng)新降耗技術(shù)應(yīng)對(duì)FPGA靜態(tài)和動(dòng)態(tài)功耗的挑戰(zhàn)

傳統(tǒng)上，數(shù)字邏輯并不耗費(fèi)大量靜態(tài)功耗，但隨著工藝節(jié)點(diǎn)的不斷精微，這一情況在發(fā)生顯著變化。現(xiàn)在，隨著工藝尺度的...
關(guān)鍵字： FPGA 動(dòng)態(tài)功耗動(dòng)態(tài)功耗 Stratix

利用低成本FPGA設(shè)計(jì)下一代游戲控制臺(tái)

游戲控制臺(tái)設(shè)計(jì)者必須在實(shí)現(xiàn)系統(tǒng)的多功能、可靠性和低成本之間尋找平衡。市場(chǎng)壓力經(jīng)常迫使最初的控制臺(tái)價(jià)格...
關(guān)鍵字： FPGA 游戲控制臺(tái) DSP

基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

0 引言
USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點(diǎn)，迅速得到廣泛應(yīng)用。
在高速的數(shù)
關(guān)鍵字： Verilog FPGA USB 高速接口

基于FPGA的UART模塊的設(shè)計(jì)

0 引言
在計(jì)算機(jī)的數(shù)據(jù)通信中，外設(shè)一般不能與計(jì)算機(jī)直接相連，它們之間的信息交換主要存在以下問(wèn)題：
(1)速度不匹配。外設(shè)的工作速度和計(jì)算機(jī)的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。
關(guān)鍵字： FPGA UART 模塊

2009年4月22日，ARM發(fā)布40納米G物理IP平臺(tái)

　　2009年4月22日 ARM發(fā)布業(yè)界最廣泛的40納米G物理IP平臺(tái)。AR M為臺(tái)積電的40納米G代工工藝提供高性能、低成本、高功效的物理IP庫(kù)，進(jìn)一步鞏固技術(shù)領(lǐng)先地位。
關(guān)鍵字： ARM 40納米 IP

ARM發(fā)布業(yè)界最廣泛的40納米G物理IP平臺(tái)

　　ARM公司近日宣布，開(kāi)始向臺(tái)積電的40納米G制造工藝提供業(yè)界最完善的IP平臺(tái)。這一ARM® 最新的、已通過(guò)流片驗(yàn)證的物理IP能夠滿足性能驅(qū)動(dòng)消費(fèi)產(chǎn)品的高成本效率開(kāi)發(fā);這些產(chǎn)品要求在不提高功耗的前提下提供先進(jìn)的功能。這一平臺(tái)是為那些期望使用40納米工藝進(jìn)行設(shè)計(jì)的開(kāi)發(fā)者設(shè)計(jì)的，能夠促進(jìn)更高水平的技術(shù)創(chuàng)新，同時(shí)保持性能驅(qū)動(dòng)消費(fèi)產(chǎn)品的功耗水平。這些消費(fèi)產(chǎn)品包括：磁盤驅(qū)動(dòng)器、機(jī)頂盒、移動(dòng)計(jì)算設(shè)備、網(wǎng)絡(luò)應(yīng)用、高清電視以及圖形處理器。　　通過(guò)多通道的邏輯庫(kù)，ARM平臺(tái)提供了非常高的靈活性。這些庫(kù)包括高性
關(guān)鍵字： ARM 納米 IP平臺(tái)

基于FPGA的LVDS高速差分板間接口應(yīng)用

隨著ADC器件速率的提高以及FPGA、DSP器件運(yùn)算速度的提升，高速AD和信號(hào)處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來(lái)廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無(wú)法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求，成為影響接收機(jī)性能的新瓶頸。針對(duì)這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實(shí)際硬件平臺(tái)上進(jìn)行了FPGA實(shí)現(xiàn)，達(dá)到了18．4 Gbit／s的接口速率。
關(guān)鍵字： FPGA LVDS 差分板接口應(yīng)用

步進(jìn)電機(jī)控制器的FPGA實(shí)現(xiàn)

O 引言
隨著步進(jìn)電機(jī)廣泛地應(yīng)用于數(shù)字控制系統(tǒng)中作為伺服元件，步進(jìn)電機(jī)在實(shí)時(shí)性和靈活性等性能上的要求越來(lái)越高。那么如何靈活、有效地控制步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)成為研究的主要方向。這里采用現(xiàn)場(chǎng)可編程邏輯門陣列(
關(guān)鍵字： FPGA 步進(jìn)電機(jī) 控制器

基于FPGA的圖像采集模塊的設(shè)計(jì)

針對(duì)傳統(tǒng)的PCI圖像采集卡的弊端，采用OV7620和Cyclone系列FPGA設(shè)計(jì)了適用于便攜式嵌入式系統(tǒng)的圖像采集模塊。該模塊采用“乒乓模式”設(shè)計(jì)思想，具有8 Mbit的高速緩存空間，并利用嵌入式邏輯分析儀對(duì)原始圖像數(shù)據(jù)的采集和緩存。系統(tǒng)實(shí)現(xiàn)圖像原始數(shù)據(jù)的采集和緩存，保證圖像數(shù)據(jù)的連續(xù)和完整性，該系統(tǒng)外部接口電路簡(jiǎn)單，便于使用和移植，具有體積小、功耗低、速度快等優(yōu)點(diǎn)，可應(yīng)用于便攜式設(shè)備的圖像采集。
關(guān)鍵字： FPGA 圖像采集模塊

基于ARM的家庭網(wǎng)絡(luò)系統(tǒng)解決方案

基于ARM的家庭網(wǎng)絡(luò)系統(tǒng)解決方案,0．引言
家庭網(wǎng)絡(luò)化是社會(huì)信息化的重要組成部分。家庭網(wǎng)絡(luò)系統(tǒng)可實(shí)現(xiàn)各種智能家電、安全設(shè)備等的連接和管理，向人們提供方便、靈活和高效的網(wǎng)絡(luò)服務(wù)。目前家庭網(wǎng)絡(luò)系統(tǒng)主要有兩種解決方案：基于PC和基于嵌入式系
關(guān)鍵字：解決方案網(wǎng)絡(luò)系統(tǒng) 家庭 ARM 基于家庭網(wǎng)絡(luò)系統(tǒng) ARM 嵌入式Linux 媒體娛樂(lè) 家庭控制

基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn),隨著人們對(duì)高空的興趣發(fā)展和研究需要，越來(lái)越多的科學(xué)實(shí)驗(yàn)被科研人員搬到了空中進(jìn)行，氣球探空和無(wú)人機(jī)實(shí)驗(yàn)是比較典型的方法。這些科學(xué)實(shí)驗(yàn)往往需要在一定的實(shí)驗(yàn)條件到達(dá)時(shí)觸發(fā)某特定實(shí)驗(yàn)現(xiàn)象，從而對(duì)發(fā)生時(shí)間非常短
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) 實(shí)現(xiàn) 高空高速 ARM FPGA 基于嵌入式系統(tǒng) M PGA 空數(shù)據(jù)采集 DSP 轉(zhuǎn)換軟件

Laplacian圖像邊緣檢測(cè)器的FPGA實(shí)現(xiàn)研究

介紹了Laplacian邊緣檢測(cè)算法模型，邊緣檢測(cè)工作流程，分布式運(yùn)算原理，闡述了用FPGA實(shí)現(xiàn)的一個(gè)Lapla―cian圖像邊緣檢測(cè)器的設(shè)計(jì)，包括系統(tǒng)總體設(shè)計(jì)，主要模塊的設(shè)計(jì)思想和系統(tǒng)仿真結(jié)果。該檢測(cè)器采用了流水式數(shù)據(jù)輸入和高速分布式卷積運(yùn)算等技術(shù)，具有良好的實(shí)時(shí)處理性能，若系統(tǒng)工作時(shí)鐘為100 MHz，則處理一幅1024×1024的圖像的時(shí)間僅需0．01 s左右。
關(guān)鍵字： Laplacian FPGA 圖像邊緣檢測(cè)器