EEPW首頁(yè) >>
主題列表 >>
asic ip
asic ip 文章 進(jìn)入asic ip技術(shù)社區(qū)
實(shí)現(xiàn)基于TCP／IP的多串口轉(zhuǎn)換網(wǎng)關(guān)
- 隨著企業(yè)規(guī)模的擴(kuò)大和Internet技術(shù)的廣泛普及，全球各個(gè)領(lǐng)域的不同企業(yè)已經(jīng)對(duì)“讓設(shè)備聯(lián)網(wǎng)”達(dá)成共識(shí)，而在工業(yè)控制和通信設(shè)備中，更多的卻是符合RS232標(biāo)準(zhǔn)的串行口設(shè)備。如何將多個(gè)串行口的數(shù)據(jù)轉(zhuǎn)發(fā)到網(wǎng)絡(luò)
- 關(guān)鍵字： 轉(zhuǎn)換 網(wǎng)關(guān) 串口 IP 基于 TCP 實(shí)現(xiàn)
USB IP核的設(shè)計(jì)及FPGA驗(yàn)證
- USB IP核的設(shè)計(jì)及FPGA驗(yàn)證,介紹了一款可配置的USB IP核設(shè)計(jì)，重點(diǎn)描述USB IP核的結(jié)構(gòu)劃分，詳細(xì)闡述了各模塊的設(shè)計(jì)思想。為了提高USB lP的可重用性，本USB IP核設(shè)計(jì)了總線(xiàn)適配器，經(jīng)過(guò)簡(jiǎn)單配置可以用于AMBA ASB總線(xiàn)或WishBone總線(xiàn)結(jié)構(gòu)的SoC中。
- 關(guān)鍵字： 驗(yàn)證 FPGA 設(shè)計(jì) IP USB
采用軟處理器IP核應(yīng)對(duì)器件過(guò)時(shí)的挑戰(zhàn)
- 采用軟處理器IP核應(yīng)對(duì)器件過(guò)時(shí)的挑戰(zhàn),在向一個(gè)嵌入式產(chǎn)品設(shè)計(jì)做出幾年的財(cái)力和物力投資之后，你最不愿意聽(tīng)到的消息就是你所采用的器件已經(jīng)“生命終止”。在分立的嵌入式處理中，陳舊過(guò)時(shí)意味著你必須為你的下一個(gè)設(shè)計(jì)轉(zhuǎn)向采用另外一種處理器，
- 關(guān)鍵字： 過(guò)時(shí) 挑戰(zhàn) 器件 應(yīng)對(duì) 處理器 IP 采用
標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC
- 標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻(xiàn)1），使每塊芯片上的門(mén)電路數(shù)量變得越來(lái)越大。如果您的設(shè)計(jì)使用FPGA的嵌入式存儲(chǔ)器陣列和擴(kuò)散式模擬及數(shù)字功能模塊，如DL
- 關(guān)鍵字： ASIC 結(jié)構(gòu)化 權(quán)衡 FPGA 標(biāo)準(zhǔn) 單元
可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)
- 可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì),1 引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）進(jìn)行設(shè)計(jì)開(kāi)發(fā)，在系統(tǒng)可編程（ISP）器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程
- 關(guān)鍵字： 開(kāi)發(fā) 系統(tǒng) 設(shè)計(jì) 結(jié)構(gòu) 主從 ASIC 器件 可編程
FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究
- O 引言 近年來(lái)，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測(cè)設(shè)備需要增加網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設(shè)備上增加一個(gè)網(wǎng)絡(luò)接口并實(shí)現(xiàn)了TCP／I
- 關(guān)鍵字： 通信 系統(tǒng) 研究 Matlab 協(xié)議 IP FPGA TCP
唐芯微電子又推新ASIC 驗(yàn)證平臺(tái)
- IP(唐芯微電子)正式推出 Altera Stratix IV 530 820 ASIC 原型驗(yàn)證平臺(tái)(MB3100-A5/8)以來(lái)，從性能、價(jià)格、穩(wěn)定性來(lái)說(shuō)得到了廣大用戶(hù)的好評(píng)，確實(shí)讓用戶(hù)對(duì)后來(lái)者唐芯微電子研發(fā)團(tuán)隊(duì)刮目相看，有了MB3100產(chǎn)品做為市場(chǎng)鋪墊，近期唐芯微在此基礎(chǔ)上又推出了D-MB3100A堆疊型號(hào)產(chǎn)品，這型號(hào)采用兩個(gè)Stratix IV FPGA高達(dá)820*2=1640萬(wàn)的等效ASIC門(mén)的邏輯資源、2個(gè)DD3 SO-DIMM 速率高達(dá)1066Mbps、共享I/O連線(xiàn)為480Pin ,4
- 關(guān)鍵字： 唐芯微電子 ASIC
中芯國(guó)際和燦芯半導(dǎo)體攜手合作提供集成電路整合性生產(chǎn)服務(wù)
- 中國(guó)半導(dǎo)體界第一大龍頭中芯國(guó)際集成電路制造有限公司(以下簡(jiǎn)稱(chēng)中芯國(guó)際)日前宣布即將投資燦芯半導(dǎo)體，一家上海 ASIC 設(shè)計(jì)以及 Turnkey 服務(wù)公司。該協(xié)議允許燦芯為客戶(hù)提供基于中芯國(guó)際領(lǐng)先的代工制造和 IP 技術(shù)的完整的設(shè)計(jì)以及制造方案。具體的增值服務(wù)包括： 特定應(yīng)用架構(gòu)和 RTL 設(shè)計(jì)，領(lǐng)先的物理設(shè)計(jì)，以及包括測(cè)試和包裝等完整的產(chǎn)品化服務(wù)。
- 關(guān)鍵字： 中芯國(guó)際 ASIC
asic ip介紹
您好，目前還沒(méi)有人創(chuàng)建詞條asic ip!
歡迎您創(chuàng)建該詞條，闡述對(duì)asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng)建詞條
asic ip電路
asic ip相關(guān)帖子
asic ip資料下載
asic ip專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473