asic-to-fpga 文章 進入asic-to-fpga技術(shù)社區(qū)
14篇EMI(電磁干擾)的實際應(yīng)用案例和技術(shù)文獻
- 電磁干擾(Electromagnetic Interference 簡稱EMI),直譯是電磁干擾。這是合成詞,我們應(yīng)該分別考慮"電磁"和"干擾"。是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象,有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。 電源技巧:一個小小的疏忽就會毀掉EMI性能 來自離線開關(guān)電源開關(guān)節(jié)點的100fF電容會導致超出規(guī)范要求的EMI簽名。這種電容量只需寄生元件便可輕松實現(xiàn),例如對漏極連
- 關(guān)鍵字: FPGA SMPS
駿龍推出Altera MAX 10 FPGA的物聯(lián)網(wǎng)開發(fā)套件和電機驅(qū)動方案

- 近日,技術(shù)分銷商駿龍科技公司發(fā)布了基于Altera MAX 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機驅(qū)動方案。 MAX 10 FPGA是Altera新的第10代產(chǎn)品成員之一(注:其他第10代產(chǎn)品是Arria 10和Stratix 10),采用55nm臺積電工藝制造。MAX10的定位介于CPLD(例如Altera的MAX V系列)與FPGA(例如Altera的低端FPGA—Cyclone V)之間,相比CPLD增加了Flash(閃存);相比Cyclone V缺少收發(fā)器
- 關(guān)鍵字: 駿龍 FPGA MCU 物聯(lián)網(wǎng) 201505
基于FPGA的通用數(shù)控分頻器的設(shè)計與實現(xiàn)

- 本文首先介紹了各種分頻器的實現(xiàn)原理,并在FPGA開發(fā)平臺上通過VHDL文本輸入和原理圖輸入相結(jié)合的方式,編程給出了仿真結(jié)果。最后通過對各種分頻的分析,利用層次化設(shè)計思想,綜合設(shè)計出了一種基于FPGA的通用數(shù)控分頻器,通過對可控端口的調(diào)節(jié)就能夠?qū)崿F(xiàn)不同倍數(shù)及占空比的分頻器。 1.引言 分頻器是數(shù)字系統(tǒng)中非常重要的模塊之一,被廣泛應(yīng)用于各種控制電路中。在實際中,設(shè)計人員往往需要將一個標準的頻率源通過分頻技術(shù)以滿足不同的需求。常見的分頻形式主要有:偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻、小數(shù)分頻、分數(shù)分
- 關(guān)鍵字: FPGA 分頻器
9種常見導航系統(tǒng)的設(shè)計,軟硬件協(xié)同
- 常見的GPS導航系統(tǒng)一般分為五種形式:手機式、PDA式、多媒體式、車載式、筆記本式。隨著智能手機的普及和PDA功能的手機化,前三種形式開始出現(xiàn)交叉。而車載式除了前面提到的與CD機頭集成在一起的產(chǎn)品外,許多車型原車自帶的GPS也屬于這種類型。而筆記本式產(chǎn)品在使用便捷性上受到一定的限制,除了一些發(fā)燒友外,很少有人將其用于汽車導航。 基于MCU的室外移動機器人組合導航定位系統(tǒng) 本文以低功耗MSP430F149為核心,設(shè)計了能夠同時實現(xiàn)衛(wèi)星導航(GNSS)接收機、慣性測量單元(IMU)、氣壓高度等
- 關(guān)鍵字: FPGA GPS
電子產(chǎn)品設(shè)計初期的EMC設(shè)計考慮

- 隨著產(chǎn)品復雜性和密集度的提高以及設(shè)計周期的不斷縮短,在設(shè)計周期的后期解決電磁兼容性(EMC)問題變得越來越不切合實際。在較高的頻率下,你通常用來計算EMC的經(jīng)驗法則不再適用,而且你還可能容易誤用這些經(jīng)驗法則。結(jié)果,70% ~ 90%的新設(shè)計都沒有通過第一次EMC測試,從而使后期重設(shè)計成本很高,如果制造商延誤產(chǎn)品發(fā)貨日期,損失的銷售費用就更大。為了以低得多的成本確定并解決問題,設(shè)計師應(yīng)該考慮在設(shè)計過程中及早采用協(xié)作式的、基于概念分析的EMC仿真。 較高的時鐘速率會加大滿足電磁兼容性需求的難度。在千
- 關(guān)鍵字: EMC ASIC
美高森美發(fā)布高性能 SmartFusion2 SoC FPGA雙軸電機控制套件
- 致力于在電源、安全、可靠和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布提供帶有模塊化電機控制IP集和參考設(shè)計的SmartFusion2™ SoC FPGA雙軸電機控制套件。這款套件使用單一SoC FPGA器件來簡化電機控制設(shè)計,可加快上市速度并可擴展用于工業(yè)、航空航天和國防等多個行業(yè),典型應(yīng)用包括工廠和過程自動化、機器人、運輸、航空電子和國防電機控制平臺。這款SoC器件集成了多個系統(tǒng)功能,有助于降低總體運營成本。 Sma
- 關(guān)鍵字: Microsemi FPGA
迎接可穿戴設(shè)備時代的設(shè)計挑戰(zhàn)

- 可穿戴電子設(shè)備對設(shè)計工程師提出了前所未有的挑戰(zhàn)—設(shè)計工程師需要在沒有專用芯片組或標準化架構(gòu)的情況下創(chuàng)建智能、緊湊和多功能的產(chǎn)品。由于專用芯片組(標準化架構(gòu))的缺失,設(shè)計工程師需要在可穿戴產(chǎn)品中使用為移動和手持應(yīng)用設(shè)計的器件和互連技術(shù)。 如何在兩個不相關(guān)的器件之間實現(xiàn)數(shù)字與模擬“鴻溝”的橋接是一個不小的設(shè)計挑戰(zhàn),而這對于有嚴格空間和功耗限制的可穿戴設(shè)備來說更是難上加難。同時,發(fā)展迅速的市場要求設(shè)計工程師緊跟消費者不斷變化的需求,快速升級現(xiàn)有產(chǎn)品的功能并推出全新的
- 關(guān)鍵字: 可穿戴設(shè)備 ASIC
LEON處理器的開發(fā)應(yīng)用技術(shù)文獻及案例匯總
- LEON是一款32位RISC處理器,支持SPARC V8指令集,由歐洲航天總局旗下的Gaisler Research開發(fā)、維護,目的是擺脫歐空局對美國航天級處理器的依賴。LEON的主要產(chǎn)品線包括Leon2、Leon3、Leon4。 LEON3開源軟核處理器動態(tài)圖像邊緣檢測SoC設(shè)計 本文采用局部熵邊緣檢測算法,將圖像采集,邊緣檢測和圖像顯示三個部分封裝設(shè)計為IP(Intellectual Property)核,通過AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實現(xiàn)了多路數(shù)據(jù)并行處
- 關(guān)鍵字: ASIC SPARC
LEON2應(yīng)用于數(shù)字機頂盒CPU的FPGA仿真

- 采用免費軟核LEON2作為數(shù)字機頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機頂盒,選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型,通過這個原型對硬件性能進行仿真,并且還可以在線修改程序,這樣就很容易驗證系統(tǒng)的性能,加速軟件開發(fā)調(diào)試流程。經(jīng)過在FPGA開發(fā)板上的仿真,對基于LEON2的系統(tǒng)測試取得了預期的效果。 0 引 言 近年來,隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展,新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源,完成視頻點播、
- 關(guān)鍵字: LEON2 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計

- 引言 嵌入式系統(tǒng)的硬件通常包括CPU、存儲器和各種外設(shè)器件,其中CPU是系統(tǒng)的核心,其重要性不言而喻。隨著FPGA和SOPC技術(shù)的發(fā)展,基于FPGA的嵌入式系統(tǒng)與傳統(tǒng)的嵌入式系統(tǒng)相比,具有設(shè)計周期短、設(shè)計風險和設(shè)計成本低、集成度高、靈活性大、維護和升級方便、硬件缺陷修復等優(yōu)點?;贔PGA的嵌入式系統(tǒng)設(shè)計技術(shù)和市場逐漸成熟,使得嵌入式CPU軟核(如Xilinx公司推出的MicroBlaze、Altera公司的Nios、歐空局開發(fā)的Leon3軟核等)的大量應(yīng)用成為可能。 Virtex系列FP
- 關(guān)鍵字: FPGA SelectMap
基于DSP與FPGA的機器人聲控系統(tǒng)設(shè)計方案

- 1 引言 機器人聽覺系統(tǒng)主要是對人的聲音進行語音識別并做出判斷,然后輸出相應(yīng)的動作指令控制頭部和手臂的動作,傳統(tǒng)的機器人聽覺系統(tǒng)一般是以PC機為平臺對機器人進行控制,其特點是用一臺計算機作為機器人的信息處理核心通過接口電路對機器人進行控制,雖然處理能力比較強大,語音庫比較完備,系統(tǒng)更新以及功能拓展比較容易,但是比較笨重,不利于機器人的小型化和復雜條件下進行工作,此外功耗大、成本高。 本次設(shè)計采用了性價比較高的數(shù)字信號處理芯片TMS320VC5509作為語音識別處理器,具有較快的處理速度,使
- 關(guān)鍵字: DSP FPGA
DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運用

- 激光切割和雕刻以其精度高、視覺效果好等特性,被廣泛運用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過程中,加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機每次運動前、后設(shè)置加、減速區(qū),但這會使加工數(shù)據(jù)總量成倍增加。除此之外,龐大的數(shù)據(jù)計算量也需要一個專門的高性能處理器來實現(xiàn)。 FPGA(現(xiàn)場可編程門陣列)在并行信號處理方面具有極大的優(yōu)勢。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點是讓運動控制的處理部分以獨立的、硬件性方式展開,增加系統(tǒng)的性能和可靠性,
- 關(guān)鍵字: DSP FPGA
零基礎(chǔ)學FPGA (十八) 談可編程邏輯設(shè)計思想與技巧!對您肯定有用!

- 今天給大家?guī)淼氖俏覀冊贔PGA設(shè)計中經(jīng)常要遇到的設(shè)計技巧與思想,即乒乓操作,串并轉(zhuǎn)換,流水線操作和跨時鐘域信號的同步問題。 之前也看過一些書,也在網(wǎng)上找過一些資料,不過小墨發(fā)現(xiàn)大部分都是理論講解,僅僅是給一個框圖就沒事了,或者是好幾個網(wǎng)站的資料都是一樣的,都是復制的一個地方的,僅僅是講解,沒有實例,要不就是某個網(wǎng)站提供源碼,但是要注冊,還要花什么積分,沒有積分還得要錢...很不利于初學者的學習(人與人之間怎么就不能多點信任呢~還要錢...)。所以小墨想寫這么一篇文章來介紹一下這4種思想,理論部
- 關(guān)鍵字: FPGA 可編程邏輯設(shè)計
【從零開始走進FPGA】 SignalTap II Logic Analyzer

- 一、為啥別忘了我 嵌入式邏輯分析儀—SigbalTap II,是Altera Quartus II 自帶的嵌入式邏輯分析儀,與Modelsim軟件仿真有所不同,是在線式的仿真,更準確的觀察數(shù)據(jù)的變化,方便調(diào)試。 很多學過單片機的孩子認為,單片機可以在線單步調(diào)試,而FPGA是并發(fā)的,不能單步調(diào)試,這使得FPGA的調(diào)試學習帶來了困難。其實這個說法不是完全正確的。別忘了,還有SignalTap II Logic Analyzer。有了這個嵌入式邏輯分析儀,在調(diào)試多通道或單通道數(shù)據(jù),進
- 關(guān)鍵字: FPGA SignalTap
基于FPGA和51單片機的信號發(fā)生器設(shè)計

- 信號發(fā)生器又稱為波形發(fā)生器是一種常用的信號源并且廣泛應(yīng)用于電子電路、通信、控制和教學實驗等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號發(fā)生器成本,改善信號發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機產(chǎn)生0.596 Hz頻率精度函數(shù)信號。筆者設(shè)計通過51單片機控制函數(shù)信號類型以及相關(guān)參數(shù),用戶可通過按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計方案不僅具有良好的經(jīng)濟前景,也可以為當代高等教育深化改革做一個參考方向。 1 系統(tǒng)設(shè)計方案 1.1 系統(tǒng)硬件設(shè)計 本文中設(shè)
- 關(guān)鍵字: FPGA 51單片機
asic-to-fpga介紹
您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
