asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區(qū)
Microchip 宣布業(yè)界首款基于RISC-V的片上系統(tǒng)（SoC）FPGA開始量產(chǎn)
- 業(yè)界首款支持免專利費RISC-V開放式指令集架構(gòu)（ISA）的SoC現(xiàn)場可編程門陣列（FPGA）近日開始量產(chǎn)，迎來嵌入式處理器發(fā)展歷程中的一個重要里程碑。隨著客戶繼續(xù)快速采用PolarFire? SoC FPGA，Microchip Technology Inc.（美國微芯科技公司）宣布MPFS250T以及之前發(fā)布的MPFS025T已具備量產(chǎn)條件。Microchip同時宣布，旗下Mi-V生態(tài)系統(tǒng)將繼續(xù)簡化RISC-V的采用，以支持新一類體積更小、功耗和成本更低的工業(yè)、物聯(lián)網(wǎng)和其他邊緣計算產(chǎn)品。Microch
- 關(guān)鍵字： RISC-V FPGA
Achronix在其先進(jìn)FPGA中集成2D NoC以支持高帶寬設(shè)計（WP028）
- 摘要隨著旨在解決現(xiàn)代算法加速工作負(fù)載的設(shè)備越來越多，就必須能夠在高速接口之間和整個器件中有效地移動高帶寬數(shù)據(jù)流。Achronix的Speedster?7t獨立FPGA芯片可以通過集成全新的、高度創(chuàng)新的二維片上網(wǎng)絡(luò)（2D NoC）來處理這些高帶寬數(shù)據(jù)流。Achronix的FPGA中特有的2D NoC實現(xiàn)是一種創(chuàng)新，它與用可編程邏輯資源來實現(xiàn)2D NoC的傳統(tǒng)方法相比，有哪些創(chuàng)新和價值呢？本白皮書討論了這兩種實現(xiàn)2D NoC的方法，并提供了一個示例設(shè)計，以展示與軟2D NoC實現(xiàn)相比，Achronix 2D
- 關(guān)鍵字： Achronix FPGA 2D NoC
億歐智庫：2022年中國AI芯片行業(yè)深度研究
- 四大類人工智能芯片（GPU、ASIC、FGPA、類腦芯片）及系統(tǒng)級智能芯片在國內(nèi)的發(fā)展進(jìn)度層次不齊。用于云端的訓(xùn)練、推斷等大算力通用 芯片發(fā)展較為落后；適用于更多垂直行業(yè)的終端應(yīng)用芯片如自動駕駛、智能安防、機(jī)器人等專用芯片發(fā)展較快。超過80%中國人工智能產(chǎn)業(yè)鏈企 業(yè)也集中在應(yīng)用層。?總體來看，人工智能芯片的發(fā)展仍需基礎(chǔ)科學(xué)積累和沉淀，因此，產(chǎn)學(xué)研融合不失為一種有效的途徑。研究主體界定：面向人工智能領(lǐng)域的芯片及其技術(shù)、算法與應(yīng)用無芯片不AI , 以AI芯片為載體實現(xiàn)的算力是人工智能發(fā)展水平的重要衡
- 關(guān)鍵字： AI芯片 GPU ASIC FPGA 行業(yè)研究
AI芯片專家會議紀(jì)要0315
- 1.AI芯片市場概述：2022年訓(xùn)練芯片（用于機(jī)器循環(huán)學(xué)習(xí)獲得更佳參數(shù)的芯片）中國市場規(guī)模45萬片，單價1萬美元/片，市場規(guī)模為45億美元2022年推演芯片（模型訓(xùn)練完成后不需要龐大計算量，需要盡快獲得推理結(jié)果的芯片），中國市場規(guī)模35萬片，單價2500美元/片，市場規(guī)模為8.7億美元訓(xùn)練芯片：GPU占95%，ASIC和FPGA約占5%。推理芯片：ASIC占5-10%（國內(nèi)華為比較領(lǐng)先），F(xiàn)PGA占不到1%，剩下都是GPU。國外的推理芯片里ASIC占比比中國相對高一些。2022年中國AI芯片整體規(guī)模增速大
- 關(guān)鍵字： AI芯片 GPU ASIC 市場分析
創(chuàng)意攻AI／HPC客制化ASIC市場
- IC設(shè)計服務(wù)廠創(chuàng)意宣布推出采用臺積電2.5D及3D先進(jìn)封裝技術(shù)（APT）制程平臺，可縮短客制化特殊應(yīng)用芯片（ASIC）設(shè)計周期，有助于降低風(fēng)險及提高良率。創(chuàng)意第一季營收雖因淡季較上季下滑，但預(yù)期仍為季度營收歷史次高，今年5奈米及7奈米委托設(shè)計（NRE）接案暢旺，ASIC量產(chǎn)逐步放量，將全力搶攻人工智能及高效能運算（AI／HPC）客制化ASIC市場龐大商機(jī)。創(chuàng)意對今年維持樂觀展望，成長動能來自5奈米及7奈米AI／HPC相關(guān)芯片NRE接案暢旺，12奈米固態(tài)硬盤控制IC及網(wǎng)通芯片量產(chǎn)規(guī)模放大。再者，創(chuàng)意過去3年
- 關(guān)鍵字： 創(chuàng)意 AI HPC 客制化 ASIC
Achronix宣布任命江柏漢為全球銷售副總裁
- 高性能現(xiàn)場可編程邏輯門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司宣布：公司已任命江柏漢先生為全球銷售副總裁。江先生為Achronix帶來了超過30年的半導(dǎo)體產(chǎn)品銷售經(jīng)驗，并將領(lǐng)導(dǎo)Achronix全球銷售組織體系。在加入Achronix之前，江先生曾在Marvell半導(dǎo)體公司擔(dān)任銷售副總裁兼中國區(qū)總經(jīng)理并常駐上海。在Marvell，江先生通過贏得一些戰(zhàn)略性的項目和提高市場份額，成功地加快了公司業(yè)務(wù)的增長，同時對多項收購和資產(chǎn)剝離進(jìn)行了整合和
- 關(guān)鍵字： Achronix FPGA
萊迪思FPGA助力聯(lián)想新一代網(wǎng)絡(luò)邊緣AI體驗
- 萊迪思半導(dǎo)體宣布其CrossLink-NX FPGA和專為AI優(yōu)化的軟件解決方案，將用于聯(lián)想最新的ThinkPad X1系列筆記本電腦中。全新的聯(lián)想ThinkPad產(chǎn)品系列采用萊迪思充分整合的客戶端硬件和軟件解決方案，能夠在不損失效能或電池使用時間的情況下提供優(yōu)化的使用者體驗，包括沉浸式互動、更好的隱私保護(hù)和更高效的協(xié)作。 萊迪思FPGA助力聯(lián)想新一代網(wǎng)絡(luò)邊緣AI體驗萊迪思營銷和業(yè)務(wù)發(fā)展副總裁Matt Dobrodziej表示：「我們的AI優(yōu)化解決方案產(chǎn)品旨在滿足希望實現(xiàn)更高智能的各種網(wǎng)絡(luò)邊緣應(yīng)
- 關(guān)鍵字： 萊迪思 FPGA 聯(lián)想 邊緣AI
AI與機(jī)器學(xué)習(xí)發(fā)展迅速，F(xiàn)PGA可提供高能效和靈活性
- 1? ?為什么AI/ML發(fā)展如此迅速？多年來，人工智能（AI）/機(jī)器學(xué)習(xí)（ML）市場一直以指數(shù)級的速度快速增長，其解決方案遍布我們周圍，從機(jī)器人和其他機(jī)械系統(tǒng)的預(yù)測故障算法、電子商務(wù)中的購買行為建議、自動駕駛車輛的目標(biāo)檢測、電子交易中的風(fēng)險緩解到DNA測序等等，我們身邊有各種各樣的解決方案，示例不勝枚舉。那么，為什么AI/ML發(fā)展如此迅速呢？據(jù)IDC、Gartner和其他市調(diào)機(jī)構(gòu)的分析，全球大約80%的數(shù)據(jù)是非結(jié)構(gòu)化數(shù)據(jù)。電子郵件、照片、語音郵件、視頻和許多其他數(shù)據(jù)源每天都在堆積。無論
- 關(guān)鍵字： AI 機(jī)器學(xué)習(xí) FPGA
一種基于FPGA的BiSS編碼器解碼器設(shè)計
- BiSS協(xié)議是一種高速同步串行通信協(xié)議，使用BiSS協(xié)議的編碼器有利于提高伺服控制系統(tǒng)的動態(tài)性能，在高精度絕對式編碼器中應(yīng)用廣泛。本文在分析BiSS協(xié)議數(shù)據(jù)幀特點的基礎(chǔ)上，利用FPGA設(shè)計了BiSS協(xié)議編碼器解碼器，采集了BiSS協(xié)議編碼器位置數(shù)據(jù)和總線波形，通過與DSP聯(lián)合使用，基于BiSS協(xié)議編碼器對永磁同步電機(jī)的動態(tài)性能進(jìn)行了驗證，結(jié)果表明該設(shè)計的合理性。
- 關(guān)鍵字： BiSS FPGA 編碼器 DSP 202108
基于FPGA的一種DDR4存儲模塊設(shè)計
- 5G通信的主要特征包括“高速率、大帶寬”，為了滿足高速率、大帶寬數(shù)據(jù)的傳輸要求，需要一種存儲技術(shù)對數(shù)據(jù)進(jìn)行存儲。本文就存儲技術(shù)結(jié)合DDR4協(xié)議，設(shè)計了一種DDR4傳輸機(jī)制，本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片，使用其內(nèi)部自帶的DDR4 SDRAM（MIG）IP核進(jìn)行例化核設(shè)計。經(jīng)過驗證，實現(xiàn)在250 MHz時鐘下對DDR4 SDRAM的讀/寫操作，數(shù)據(jù)無丟失，能夠保證高速率、大帶寬數(shù)據(jù)正常傳輸，該傳輸機(jī)制具有良好的可靠性、適用性及有效性。
- 關(guān)鍵字： DDR4 高速率 大帶寬 FPGA 202108
毫米波5G接收機(jī)多速率數(shù)據(jù)設(shè)計與研究
- 針對5G毫米波通信宏基站、微基站等設(shè)備的研發(fā)、生產(chǎn)、預(yù)認(rèn)證、維修保障等測試需求，設(shè)計一款可應(yīng)用于“5G新基建”通信設(shè)備產(chǎn)業(yè)鏈多環(huán)節(jié)所需儀表的高效多速率信號接收機(jī)處理模塊。采用先進(jìn)的并行多相濾波技術(shù)和任意速率比FFT處理技術(shù)，基于FPGA算法平臺實現(xiàn)毫米波5G接收機(jī)多路信號接收時域/頻域并行變速率處理邏輯電路，提高5G復(fù)雜波形接收機(jī)信號解析的實時性。實驗結(jié)果表明，該電路能高效完成5G復(fù)雜波形接收機(jī)信號的時域/頻域解析，適合作為毫米波5G接收機(jī)多速率數(shù)據(jù)處理實施方案，滿足毫米波5G接收機(jī)的功能設(shè)計要求。
- 關(guān)鍵字： FPGA 5G 毫米波 接收機(jī) 202105
asic-to-fpga介紹
您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
asic-to-fpga電路
asic-to-fpga相關(guān)帖子
asic-to-fpga資料下載
asic-to-fpga專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473