<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> asic-to-fpga

asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區(qū)

DARPA授權(quán)RF-FPGA項目合同開發(fā)可編程射頻前端技術(shù)

?　　美國國防預(yù)先研究計劃局射頻和微波技術(shù)專家正在與6家國防企業(yè)和大學(xué)合作，開發(fā)可編程射頻前端元件，以減少軍事通信、電子戰(zhàn)和信號情報系統(tǒng)(SIGINT)的成本和開發(fā)時間。　　迄今為止，DARPA授權(quán)了6份關(guān)于“現(xiàn)場可編程門陣列射頻技術(shù)(RF-FPGA)”項目的合同。該項目旨在通過收發(fā)器鏈編程，跨不同應(yīng)用程序重復(fù)使用同一組射頻前端元件。從根本上講， RF-FPGA項目試圖將現(xiàn)場可編程門陣列(FPGA)在數(shù)字計算方面的成功應(yīng)用經(jīng)驗轉(zhuǎn)移到射頻和微波技術(shù)，從而在廣泛應(yīng)用中減少
關(guān)鍵字： DARPA FPGA

電子工程師經(jīng)驗：FPGA設(shè)計風(fēng)格須知

在進(jìn)行FPGA設(shè)計時，有很多需要我們注意的地方。具有好的設(shè)計風(fēng)格才能做出好的設(shè)計產(chǎn)品，這一點是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進(jìn)行FPGA設(shè)計時，我們都要注意哪些呢?　　一.命名風(fēng)格：　　1不
關(guān)鍵字： FPGA 電子工程師經(jīng)驗

集成式比特誤碼率測試儀在FPGA中的應(yīng)用

隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號質(zhì)量的測試也越來越頻繁和重要。通常用示波器觀察信號波形、眼圖、抖動來衡量信號的質(zhì)量，Xilinx提供的
關(guān)鍵字： FPGA 集成式比特誤碼率測試儀

基于FPGA 的偽隨機(jī)序列的生成方法及應(yīng)用

摘要：通過分析各種偽隨機(jī)序列生成方法，提出了一種基于M 序列的連續(xù)抽樣方法，可以生成滿足自適應(yīng)光學(xué)系統(tǒng)SPGD 控制算法要求的多路、相互獨立以及服從伯努利分布的偽隨機(jī)序列。該方法適合于用FPGA 等超大規(guī)模集成
關(guān)鍵字： FPGA 偽隨機(jī)序列方法

基于FPGA的DDS基本信號發(fā)生器的設(shè)計

摘要：本設(shè)計基于DDS原理和FPGA技術(shù)按照順序存儲方式，將對正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲在ROM波形表里，通過外接設(shè)備撥扭開關(guān)和鍵盤控制所需波形信號的輸出，最終將波形信息顯示在LC
關(guān)鍵字： FPGA DDS 信號發(fā)生器

基于FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究

O 引言　　近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測設(shè)備需要增加網(wǎng)絡(luò)實現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ埽灰切┰O(shè)備上增加一個網(wǎng)絡(luò)接口并實現(xiàn)了TCP／IP協(xié)
關(guān)鍵字：通信 Matlab 系統(tǒng) 研究協(xié)議基于 TCP IP FPGA

便攜式測試設(shè)備的FPGA設(shè)計

過去，TMOEM設(shè)計的儀器都是根據(jù)某種標(biāo)準(zhǔn)完成測試過程。這樣，當(dāng)一個新的標(biāo)準(zhǔn)或修訂后的標(biāo)準(zhǔn)發(fā)布出來時，他...
關(guān)鍵字：便攜式測試設(shè)備 FPGA

泰克元件解決方案公司與MOSIS簽訂ASIC服務(wù)協(xié)議

定制微電子服務(wù)提供商---泰克元件解決方案公司(Tektronix Component Solutions)日前宣布，與領(lǐng)先的供應(yīng)鏈集成商(aggregator)-- MOSIS公司就幫助客戶開發(fā)完整的高性能ASIC解決方案，同時降低早期ASIC開發(fā)成本達(dá)成協(xié)議。
關(guān)鍵字：泰克 MOSIS ASIC

FPGA在廣播視頻中的應(yīng)用

FPGA在廣播視頻中的應(yīng)用, 1.時機(jī)

在世界范圍內(nèi)，廣播視頻系統(tǒng)的需求都在逐年顯著增加，原因是以下的一些因素同時發(fā)生了作用：

可供觀眾選擇的廣播頻道的增加。世界范圍內(nèi)，更多觀眾的選擇從很少的幾個頻道發(fā)展到幾百個頻道。
關(guān)鍵字：應(yīng)用視頻廣播 FPGA

簡化UART功能的FPGA實現(xiàn)

1　引　言在ARM＋FPGA系統(tǒng)結(jié)構(gòu)中，實現(xiàn)基于ARM的嵌入式處理器和FPGA之間通信最簡單的方法就是通過異步串行接口EIARS232C?？紤]選用集成有UART(Universal Asynchronous Receiver / TraNSmitter )控制器的嵌入式處理器
關(guān)鍵字： UART FPGA

如何有效的管理FPGA設(shè)計中的時序問題

如何有效的管理FPGA設(shè)計中的時序問題,　當(dāng)
　　　　二、導(dǎo)言　　FPGA的設(shè)計與高速接口技術(shù)可以幫助你滿足今天的市場要求，但也提出了一些有趣的設(shè)計挑戰(zhàn)。為了確保存儲器接口的數(shù)據(jù)傳輸準(zhǔn)確，在超過200兆赫茲以上，進(jìn)行時序分析將發(fā)揮更突出的作用，以
關(guān)鍵字：時序問題設(shè)計 FPGA 有效管理如何

基于FPGA的星載計算機(jī)自檢EDAC電路設(shè)計

摘要：為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響,目前星載計算機(jī)中均對RAM存儲單元采用檢錯糾錯(EDAC)設(shè)計。隨著FPGA在航天領(lǐng)域的廣泛應(yīng)用,FPGA已成為EDAC功能實現(xiàn)的最佳硬件手段。本文介紹了EDAC的編碼和實現(xiàn),提出一
關(guān)鍵字： FPGA EDAC 星載計算機(jī)

基于FPGA 的UART 擴(kuò)展總線設(shè)計和應(yīng)用

摘要：現(xiàn)在嵌入式系統(tǒng)的功能越來越集合化,需要控制大量外設(shè)。外設(shè)模塊普遍采用UART作為通信接口,但是通常處理器都會自帶一個UART串口。實際應(yīng)用中一個串口往往不夠用,需要對系統(tǒng)進(jìn)行擴(kuò)展。本文所介紹的就是以FPGA為實
關(guān)鍵字： FPGA UART 總線設(shè)計

基于FPGA的水聲信號采樣存儲系統(tǒng)設(shè)計

摘要：為了提高水聲傳感器網(wǎng)絡(luò)通信系統(tǒng)試驗和算法研究的效率，水聲傳感器網(wǎng)絡(luò)節(jié)點需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設(shè)計了一種水聲信號采樣存儲系統(tǒng)，實現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲、數(shù)據(jù)連續(xù)
關(guān)鍵字： FPGA 水聲信號采樣存儲

基于FPGA的高精度時差測量系統(tǒng)設(shè)計

摘要：在時差定位(TDOA)技術(shù)中，高精度的時差測量是準(zhǔn)確定位的關(guān)鍵。針對這一需要，提出一種基于FPGA 的高精度時差測量系統(tǒng)的實現(xiàn)方案。本系統(tǒng)的時差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提
關(guān)鍵字： FPGA 高精度時差測量系統(tǒng)設(shè)計

共6780條 218/452 |‹ « 216 217 218 219 220 221 222 223 224 225 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。創(chuàng)建詞條

asic-to-fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

asic-to-fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

asic-to-fpga資料下載

FPGA實例之135個FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號處理系統(tǒng)設(shè)計視頻資料下載
FPGA如何應(yīng)用于視頻處理實例——實用篇
FPGA——FPGA應(yīng)用開發(fā)入門與典型實例
FPGA秘籍——FPGA的零基礎(chǔ)入門教程
Xilinx_FPGA系列入門教程（一）—如何搭建Xilinx
FPGA設(shè)計--《成為Xilinx FPGA設(shè)計專家》(基礎(chǔ)篇)

asic-to-fpga專欄文章

熱門主題

ASIC-to-FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();