<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> asic-to-fpga

          一文了解FPGA蝶變之旅 原來它才是英特爾、英偉達(dá)的隱形對手?

          •   一直在與自己賽跑的FPGA獨行俠——賽靈思(Xilinx),在其2018開發(fā)者大會(XDF)上重磅發(fā)布了業(yè)界7nm自適應(yīng)計算加速平臺 (ACAP)首款產(chǎn)品——Versal。賽靈思總裁及CEO Victor Peng在解釋Versal名稱意義時說,Versal寓意Versatile (多樣化的)+ Universal(通用的), 代表集多樣性和通用性一體,是一款可面向所有應(yīng)用、面向所有開發(fā)者的平臺級產(chǎn)品。而Versal的面世表明賽靈思已不再是單純的FPGA公司,而轉(zhuǎn)變成平臺公司。這也意味著賽靈思將不再囿
          • 關(guān)鍵字: FPGA  英特爾  英偉達(dá)  

          萊迪思半導(dǎo)體公司任命Esam Elashmawi為首席營銷和戰(zhàn)略官

          •   萊迪思半導(dǎo)體公司,客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商,近日宣布任命Esam Elashmawi為首席營銷和戰(zhàn)略官,即日上任。Elashmawi先生將為萊迪思帶來他在銷售、市場營銷、戰(zhàn)略規(guī)劃和綜合管理等領(lǐng)域的豐富經(jīng)驗。加入萊迪思之前,Elashmawi先生曾任Microsemi公司高級副總裁兼總經(jīng)理,管理公司的FPGA、存儲和時序解決方案產(chǎn)品線,業(yè)績出眾。  萊迪思總裁兼首席執(zhí)行官Jim Anderson表示:“正值公司吸引高層次人才之際,我們很高興Esam Elashmawi加入萊迪思領(lǐng)導(dǎo)團隊,擔(dān)
          • 關(guān)鍵字: 萊迪思  FPGA  

          Xilinx變身平臺公司,面向數(shù)據(jù)中心和AI推出自適應(yīng)平臺

          •   Xilinx開發(fā)者大會(XDF)日前在京舉行,公司新總裁兼首席執(zhí)行官Victor Peng先生親臨會場,介紹了Xilinx(賽靈思)的戰(zhàn)略及轉(zhuǎn)型成果。  Victor說,他喜歡不斷設(shè)定目標(biāo),然后為此調(diào)整和轉(zhuǎn)變,去實現(xiàn)這個目標(biāo)。Xilinx現(xiàn)在不再定位為FPGA公司,而是定位為平臺公司,并宣布了一個全新的品類,即自適應(yīng)加速平臺ACAP?! ∫驗殡S著數(shù)據(jù)爆炸,傳統(tǒng)市場和業(yè)務(wù)都受到了顛覆,而且還出現(xiàn)了人工智能,人們要以更加迅速地變化來滿足不斷變化的要求和標(biāo)準(zhǔn)。所以就像自然界能夠適應(yīng)環(huán)境的物種一樣,在數(shù)字世界
          • 關(guān)鍵字: Xilinx  FPGA  

          云端實時視頻流解決方案由賽靈思與華為率先在華提出

          •   2018年10月12日,華為全聯(lián)接大會在上海召開,此次大會上自適應(yīng)和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)、華為和 NGCodec宣布開發(fā)中國首款云端高效率視頻編碼 (HVEC) 解決方案。Xilinx開發(fā)了高度靈活的自適應(yīng)處理平臺,可以為從端到邊緣再到云的各種應(yīng)用的快速創(chuàng)新提供強大支持,它為此次方案的提出出了不少力。該解決方案獨家采用賽靈思 Virtex UltraScale+? FPGA 和 NGCodec 的全新 H.265 視頻編碼器。賽靈思 FPGA 助力 NGCode
          • 關(guān)鍵字: Xilinx  FPGA  

          貿(mào)澤9月新添300余新品

          •     致力于快速引入新產(chǎn)品與新技術(shù)的業(yè)界知名分銷商貿(mào)澤電子 (MouserElectronics),首要任務(wù)是提供來自全球700多家廠商的新產(chǎn)品與技術(shù),幫助客戶設(shè)計出先進(jìn)產(chǎn)品,并加快產(chǎn)品上市速度。     貿(mào)澤2018年9月發(fā)布了超過302種新品,這些產(chǎn)品均可以當(dāng)天發(fā)貨。     貿(mào)澤上月引入的部分產(chǎn)品包括:Micron串行NOR閃存 Micron串行NOR閃存具有先進(jìn)的接口和低引腳數(shù),簡單易用,是適用于代碼映射應(yīng)用的簡單解決方案。先進(jìn)的安全技
          • 關(guān)鍵字: FPGA  閃存  

          Arm聯(lián)手賽靈思FPGA提供免費的Cortex-M處理器,助力開發(fā)人員拓展設(shè)計邊界

          •   Arm宣布與賽靈思攜手合作,通過Arm DesignStart項目將Arm Cortex-M處理器的優(yōu)勢帶入FPGA項目開發(fā),助力嵌入式開發(fā)人員快速、免費、方便地獲取成熟的Arm IP?! ‰S著科技的持續(xù)快速發(fā)展和不斷突破,業(yè)界對產(chǎn)品設(shè)計靈活性的需求也隨之提升。據(jù)預(yù)測,2016年至2022年期間,現(xiàn)場可編程門陣列(FPGA)/可編程邏輯器件(PLD)出貨量將增長74%。*這一發(fā)展趨勢給OEM廠商帶來了更大壓力——他們需要以更快的速度和更少的投資開發(fā)靈活且基于應(yīng)用程序優(yōu)化的設(shè)計。為滿足這些需求,無論采用
          • 關(guān)鍵字: Arm  FPGA  

          GPU、FPGA、ASIC、TPU四大AI芯片“爭奇斗艷”

          •   AI芯片是當(dāng)前科技產(chǎn)業(yè)和社會關(guān)注的熱點,也是AI技術(shù)發(fā)展過程中不可逾越的關(guān)鍵一環(huán),不管有什么好的AI算法,要想最終應(yīng)用,就必然要通過芯片實現(xiàn)。  談AI芯片,就必須先對AI下一個定義。在萊迪斯半導(dǎo)體亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁看來,“AI神經(jīng)網(wǎng)絡(luò)”不是簡單定義為某類產(chǎn)品,而是一個新的設(shè)計方法,“傳統(tǒng)的一些算法,是照規(guī)則、照邏輯的,神經(jīng)網(wǎng)絡(luò)是用數(shù)據(jù)訓(xùn)練出來的結(jié)果。”那今天小編就給大家剖析四大AI芯片。  四大AI芯片  GPU:又稱顯示核心、視覺處理器、顯示芯片,是一種專門在個人電腦、工作站、游戲機和一
          • 關(guān)鍵字: GPU  FPGA  ASIC  

          超低功耗FPGA在可穿戴產(chǎn)品的應(yīng)用

          •   實時在線的環(huán)境感知是許多可穿戴產(chǎn)品希望實現(xiàn)的功能。為了實現(xiàn)實時在線且準(zhǔn)確的傳感,通常采用兩級處理的方式來最小化功耗。第一級通常是超低功耗實時在線的推理引擎,用于執(zhí)行音頻、視頻或IMU檢測,而第二級,更耗電的應(yīng)用處理器保持在睡眠模式。當(dāng)檢測到預(yù)設(shè)的觸發(fā)情況(例如關(guān)鍵短語、有人出現(xiàn)或特定手勢)時,推理引擎喚醒應(yīng)用處理器。FPGA的并行處理能力和功耗被認(rèn)為非常適合低延遲和實時在線模式的推理功能。除了適用于各種互連應(yīng)用,iCE40 UltraPlus還具有1mW的超低功耗和WLCSP封裝,使其成為實時在線可穿
          • 關(guān)鍵字: FPGA  UltraPlus  

          基于軟件的空間輻照下FPGA可靠性設(shè)計方法

          • FPGA以其集成度高、靈活性強、開發(fā)周期短的特點,在航天領(lǐng)域得到了越來越廣泛的應(yīng)用。然而,其工作的空間環(huán)境存在著大量gamma;光子、輻射帶電子、高能
          • 關(guān)鍵字: FPGA  控制  

          一種FFT插值正弦波快速頻率估計算法

          • 對被噪聲污染的正弦波信號進(jìn)行頻率估計是信號參數(shù)估計中的經(jīng)典問題,目前國內(nèi)外已提出不少方法。文獻(xiàn)給出了在高斯白噪聲中對正弦波信號頻率進(jìn)行最大似
          • 關(guān)鍵字: FPGA  

          整合ARM、FPGA與可編程模擬電路的單芯片方案

          • 現(xiàn)在設(shè)計人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計都以處理器內(nèi)核為中心),而且外設(shè)、通信端口和模擬功能組合的選擇幾乎無限。而這
          • 關(guān)鍵字: 芯片  FPGA  ARM  

          基于FPGA的多端DRI電源逆變器的控制算法的實現(xiàn)

          • 賽靈思SPARTAN-3A FPGA 可強化面向多端DRI 電源逆變器的控制算法實現(xiàn)方案面向工業(yè)應(yīng)用的產(chǎn)品開發(fā)需要在時限和產(chǎn)品規(guī)范不斷變化的環(huán)境中進(jìn)行廣泛的研究
          • 關(guān)鍵字: FPGA  通信  

          基于FPGA可編程振蕩器增強

          • 當(dāng)今復(fù)雜的 FPGA 含有眾多用于實現(xiàn)各種電路與系統(tǒng)的功能塊,諸如邏輯陣列、存儲器、DSP 模塊、處理器、用于時序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL
          • 關(guān)鍵字: FPGA  控制  

          基于FPGA的三相正弦DDS電路的設(shè)計與實現(xiàn)

          • 1. 引言直接數(shù)字頻率合成器(DDS)技術(shù),是根據(jù)相位的概念出發(fā)直接合成所需的波形的一種 新的頻率合成原理,是一種把一系列數(shù)字形式的信號通過DAC轉(zhuǎn)換成模
          • 關(guān)鍵字: 控制  FPGA  

          基于Xilinx Zynq SoC的解決方案

          • 在移動互聯(lián)、智能終端的高速發(fā)展和普及下,網(wǎng)絡(luò)熱點和盲點急需靈活的方案來完善覆蓋。 由于基站選址和工程施工難度越來越大,施工成本越來越高,基站設(shè)
          • 關(guān)鍵字: FPGA  控制  
          共6761條 30/451 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|

          asic-to-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
          歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          ASIC-to-FPGA    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();