<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> avant fpga

avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于FPGA的可重構(gòu)智能儀器設(shè)計(jì)

基于FPGA的可重構(gòu)智能儀器設(shè)計(jì),引言　　傳統(tǒng)測(cè)試系統(tǒng)由于專用性強(qiáng)、相互不兼容、擴(kuò)展性差、缺乏通用化、模塊化，不能共享軟硬件組成，不僅使開發(fā)效率低下，而且使得開發(fā)一套復(fù)雜測(cè)試系統(tǒng)的價(jià)格高昂[1]。目前，傳統(tǒng)的分析儀表正在更新?lián)Q代，向數(shù)字
關(guān)鍵字：儀器設(shè)計(jì) 智能重構(gòu) FPGA 基于

采用FPGA的紅外密集度光電立靶測(cè)試系統(tǒng)

光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí)，光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說(shuō)，一些非彈丸物體在穿過(guò)光幕時(shí)也會(huì)使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號(hào)。從原理上，這種現(xiàn)
關(guān)鍵字： FPGA 紅外光電立靶測(cè)試系統(tǒng)

為軟件工程師揭開 FPGA 的神秘面紗

隨著產(chǎn)品設(shè)計(jì)復(fù)雜性的增加，需要使用集成組件（如ASSP）來(lái)滿足設(shè)計(jì)上的要求。幾年前，工程師會(huì)針對(duì)處理器、存儲(chǔ)器和外設(shè)選擇單獨(dú)的組件，然后通過(guò)分立邏輯器件將這些元素拼合到一起。后來(lái)，他們會(huì)搜索ASSP處理系統(tǒng)目
關(guān)鍵字： FPGA 軟件工程師

基于DSP和FPGA的機(jī)載總線接口板研究

基于DSP和FPGA的機(jī)載總線接口板研究,目前國(guó)內(nèi)對(duì)民用飛機(jī)機(jī)載數(shù)據(jù)總線ARINC429接口板的設(shè)計(jì)一般都是基于HARRIS公司的HS3282芯片完成的，它的缺點(diǎn)是路數(shù)有限、非常不靈活。因此對(duì)ARINC429總線接口板的研制，實(shí)現(xiàn)多通道ARINC429總線數(shù)據(jù)的接收和發(fā)送，成為
關(guān)鍵字：接口研究總線機(jī)載 DSP FPGA 基于

淺析FPGA將在4G系統(tǒng)中地位非淺

除了語(yǔ)音連接之外，數(shù)字蜂窩無(wú)線網(wǎng)絡(luò)(如GSM和增強(qiáng)的GSM-EDGE)現(xiàn)在可以提供更高的數(shù)據(jù)傳輸速率，理論上可達(dá)到384 ...
關(guān)鍵字： FPGA 4G

基于FPGA的系統(tǒng)易測(cè)試性的研究

基于FPGA的系統(tǒng)易測(cè)試性的研究,引言
　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)
關(guān)鍵字：研究測(cè)試系統(tǒng) FPGA 基于

基于FPGA的串口屏方案應(yīng)用

本文主要介紹一個(gè)基于串口屏、M0單片機(jī)、微打模塊、讀卡模塊的充電樁應(yīng)用方案。此方案模擬了真實(shí)充電樁的絕大部分功能，通過(guò)使用本方案，設(shè)備制造商便能在短周期內(nèi)完成整個(gè)充電樁的設(shè)計(jì)，迅速占領(lǐng)市場(chǎng)并取得成功。
關(guān)鍵字： FPGA 單片機(jī) TinyM0-CAN 201109

使用Xilinx公司的Spartan-6 FPGA作DDR芯片測(cè)試

使用Xilinx公司的Spartan-6 FPGA系列芯片所提供的MCB，在生成控制模塊時(shí)設(shè)置不同參數(shù)，可以輕而易舉的實(shí)現(xiàn)對(duì)不同型號(hào)的DDR存儲(chǔ)芯片的測(cè)試，數(shù)據(jù)率可高達(dá)800Mb/s以上。由于時(shí)間利用率比使用計(jì)算機(jī)主板測(cè)試DDR芯片高得多，所以可以極大地節(jié)約測(cè)試時(shí)間。
關(guān)鍵字： Xilinx FPGA DDR 201109

Altera推出業(yè)界第一款Serial RapidIO Gen2解決方案

2011年9月27號(hào)，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，開始提供業(yè)界第一款基于Serial RapidIO Gen2 FPGA的解決方案，進(jìn)一步提高下一代3G和4G無(wú)線基站的帶寬，鏈路更加靈活。Altera成功的實(shí)現(xiàn)了Stratix IV GX FPGA中的RapidIO MegaCore 功能IP內(nèi)核與集成器件技術(shù)公司 (IDT) Serial RapidIO Gen 2交換機(jī)的互操作性。Altera成熟的Serial RapidIO Gen2解決方案為高性能通信系統(tǒng)中
關(guān)鍵字： Altera FPGA

基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)

基于FPGA的信號(hào)發(fā)生器設(shè)計(jì),以FPGA 芯片為載體，通過(guò)QuartusII 的LPM_ROM 模塊和VHDL 語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號(hào)，通過(guò)QuartusII 軟件進(jìn)行波形仿
關(guān)鍵字：設(shè)計(jì) 信號(hào)發(fā)生器 FPGA 基于

LabVIEW FPGA模塊實(shí)現(xiàn)FIFO深度設(shè)定

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

FPGA與GPS_OEM板的UART設(shè)計(jì)

本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計(jì)方法，通過(guò)UART實(shí)現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信。基于VHDL語(yǔ)言，通過(guò)有限狀態(tài)機(jī)，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗(yàn)證了系統(tǒng)設(shè)計(jì)的正確性，增強(qiáng)了設(shè)計(jì)的靈活性。
關(guān)鍵字： FPGA UART 201109

基于MCU+FPGA的航空總線接口板測(cè)試平臺(tái)設(shè)計(jì)

設(shè)計(jì)的航空總線接口板測(cè)試平臺(tái)滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過(guò)對(duì)各模塊功能分析，在仿真軟件中通過(guò)功能仿真驗(yàn)證，并在工程應(yīng)用中得到驗(yàn)證。此設(shè)計(jì)通過(guò)RS232接口連接上位機(jī)實(shí)現(xiàn)數(shù)據(jù)收發(fā)，并能對(duì)CAN總線及高速異步總線參數(shù)進(jìn)行動(dòng)態(tài)配置。
關(guān)鍵字： CAN FPGA MCU 201109

DSP和FPGA構(gòu)成的感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)

介紹了針對(duì)3/3相雙繞組感應(yīng)發(fā)電機(jī)設(shè)計(jì)的勵(lì)磁系統(tǒng),該系統(tǒng)由DSP和FPGA構(gòu)成。給出了控制系統(tǒng)的接口電路和實(shí)驗(yàn)...
關(guān)鍵字： DSP FPGA 感應(yīng)發(fā)電機(jī) 勵(lì)磁控制系統(tǒng)

FPGA低功耗設(shè)計(jì)的小提示

FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
關(guān)鍵字：低功耗 FPGA

共6387條 256/426 |‹ « 254 255 256 257 258 259 260 261 262 263 » ›|

avant fpga介紹

您好，目前還沒有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。創(chuàng)建詞條

avant fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

avant fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷

avant fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

avant fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();