<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> avant fpga

          傳40nm制程代工廠良率普遍低于70%

          •   據(jù)業(yè)者透露,包括臺(tái)積電在內(nèi)的各家芯片生產(chǎn)公司目前的40nm制程良率均無(wú)法突破70%大關(guān)。這種局面恐將對(duì)下一代顯卡和FPGA芯片等產(chǎn)品的市場(chǎng)供貨造成一 定的影響。臺(tái)積電不久前在股東會(huì)上曾透露40nm制程產(chǎn)線遭遇工藝腔匹配問(wèn)題,由此造成40nm產(chǎn)品良率不佳,不過(guò)目前他們?nèi)ツ甑姿坪跻呀?jīng)解決了這個(gè)問(wèn) 題。   另外,聯(lián)電目前也正在其12英寸廠房中實(shí)施40nm制程芯片的量產(chǎn)。據(jù)業(yè)內(nèi)人士透露,目前提供40nm制程FPGA芯片代工服務(wù)的Xilinx公司也出于保險(xiǎn)起見(jiàn)開(kāi)始推行多品種經(jīng)營(yíng)策略,以免受到40nm制程良率
          • 關(guān)鍵字: 臺(tái)積電  40nm  FPGA  

          基于FPGA的磁浮軸承控制系統(tǒng)的設(shè)計(jì)與研究

          • 0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承,其廣義上的定義是可支...
          • 關(guān)鍵字: FPGA  磁浮軸承控制系統(tǒng)  

          Altium為Altium Designer新增Spartan-6 FPGA 支持

          •   Altium 繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前,最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。   電子設(shè)計(jì)人員可針對(duì)首選 的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),或各種備選解決方案,采用 Altium Designer 對(duì)其性能、功耗以及其它設(shè)計(jì)參數(shù)進(jìn)行比較。進(jìn)而獲得高度的設(shè)計(jì)靈活性,不必再為必須選擇多個(gè)廠商的開(kāi)發(fā)軟件而困擾。電子產(chǎn)品設(shè)計(jì)人員在開(kāi)發(fā)過(guò)程中,無(wú)需大量軟硬件的重復(fù)設(shè)計(jì)
          • 關(guān)鍵字: Altium  Spartan  FPGA   

          基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)

          • 隨著紅外焦平面陣列技術(shù)的快速發(fā)展,紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化,在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來(lái)越多的應(yīng)用,并向更加廣泛的軍事及民用領(lǐng)域擴(kuò)展。
          • 關(guān)鍵字: DSP  FPGA  ASIC  

          基于FPGA的SoftSerdes設(shè)計(jì)與實(shí)現(xiàn)

          • 引言 在高速源同步應(yīng)用中,時(shí)鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時(shí)鐘恢復(fù)方法是利用數(shù)字時(shí)鐘模塊(DCM、)產(chǎn)生的多相位時(shí)鐘對(duì)輸入的數(shù)據(jù)進(jìn)行過(guò)采樣。但是由于DCM的固有抖動(dòng),在頻率很高時(shí),利用DCM作為一種數(shù)據(jù)恢復(fù)的
          • 關(guān)鍵字: SoftSerdes  FPGA    

          基于高端FPGA的IC驗(yàn)證平臺(tái)的PI分析

          • 1 引言
            大多數(shù)非FPGA類型的、高密度IC(如CPU)對(duì)去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì),所以其電源電流需求是固定的,僅在一定范圍內(nèi)有所波動(dòng)。 然而,F(xiàn)PGA不具備這種
          • 關(guān)鍵字: FPGA  分析    

          借助物理綜合提高FPGA設(shè)計(jì)效能

          • 借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加,系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì),從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無(wú)線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過(guò)把兩種芯片功能合
          • 關(guān)鍵字: 設(shè)計(jì)  效能  FPGA  提高  物理  綜合  借助  

          雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)


          • 1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性,除了地物、云雨、鳥(niǎo)群等干擾外,還可能來(lái)自臨近的雷達(dá)異步干擾、電臺(tái)干擾等。所有的干擾,經(jīng)過(guò)接收機(jī)進(jìn)入信號(hào)處理機(jī),雖然經(jīng)過(guò)了中頻信號(hào)的處理,但還可能有殘余。因
          • 關(guān)鍵字: FPGA  雷達(dá)視頻  積累  算法    

          FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計(jì)

          • 0引言傳統(tǒng)氣體壓力測(cè)量?jī)x器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的,抗干擾的能力較差,并且通常被測(cè)對(duì)...
          • 關(guān)鍵字: FPGA  智能壓力傳感器系統(tǒng)  

          基于FPGA的智能溫度采集控制器

          • 摘要:溫度的監(jiān)測(cè)與控制,對(duì)于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器,用于傳感器和上位機(jī)的連接,并采用微軟公司的Visu
          • 關(guān)鍵字: 一線總線  異步通訊  FPGA  MSCOMM  

          采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

          • 摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)的方法,并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存,能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA;DSP;硬盤;數(shù)據(jù)存儲(chǔ) 1 引言 數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中
          • 關(guān)鍵字: FPGA  DSP  直接控制  硬盤    

          利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開(kāi)發(fā)和FPGA建模

          • 隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn),設(shè)計(jì)規(guī)模正變得越來(lái)越大,因而變得非常復(fù)雜,同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開(kāi)發(fā)新的方法學(xué),用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
          • 關(guān)鍵字: SystemC  FPGA  TLM  IP開(kāi)發(fā)    

          基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

          • 為解決單片F(xiàn)PGA無(wú)法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問(wèn)題,設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì),通過(guò)互補(bǔ)連接器和JTAG控制電路,支持最多5個(gè)原型模塊的層疊組合,最多可提供2 500萬(wàn)門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
          • 關(guān)鍵字: FPGA  SoC  層疊  組合式    

          對(duì)FPGA中SPI復(fù)用配置的編程方法的研究

          • SPI(SerialPeripheralInteRFace,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上...
          • 關(guān)鍵字: FPGA  SPI  復(fù)用配置  存儲(chǔ)器  

          用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析

          • 用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析,  隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域(蜂窩基站、衛(wèi)星通信和雷達(dá))的高性能信號(hào)處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時(shí)間內(nèi)得到電路最佳性能的新技術(shù)?! ‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)時(shí)  分析  DSP  VSA  動(dòng)態(tài)  探頭  數(shù)字  FPGA  
          共6387條 333/426 |‹ « 331 332 333 334 335 336 337 338 339 340 » ›|

          avant fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();