<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> avant fpga

          FPGA的技術(shù)市場特點(diǎn)

          • 本文通過對(duì)FPGA行業(yè)主要的市場調(diào)查公司、供應(yīng)商和第三方合作伙伴的訪問,力圖揭示FPGA近期的市場特點(diǎn)及發(fā)展態(tài)勢。
          • 關(guān)鍵字: Xilinx  FPGA  Altera  Actel  Lattice  Altium  Gartner  200911  

          可編程邏輯器件向?qū)S脴?biāo)準(zhǔn)產(chǎn)品目標(biāo)邁進(jìn)

          •   可編程邏輯器件(FPGA)一直以其設(shè)計(jì)靈活性以及現(xiàn)場可編程特性在市場上穩(wěn)穩(wěn)固守著一席之地,隨著半導(dǎo)體制造工藝的進(jìn)步,器件集成度越來越高,其應(yīng)用也日益復(fù)雜。過去FPGA應(yīng)用對(duì)象主要是硬件設(shè)計(jì)人員,他們對(duì)器件本身的物理結(jié)構(gòu)及特性都有相當(dāng)?shù)牧私?,而如今系統(tǒng)集成工程師、DSP開發(fā)人員甚至嵌入式軟件工程師也都需要在可編程邏輯器件平臺(tái)上進(jìn)行系統(tǒng)開發(fā),F(xiàn)PGA器件的復(fù)雜性對(duì)他們將是一大挑戰(zhàn)。   “目前的FPGA已經(jīng)和以前有很大不同,過去它只包含幾千個(gè)查找表用于膠合邏輯,僅僅作為嵌入式系統(tǒng)中的器件,而
          • 關(guān)鍵字: FPGA  DSP  

          基于FPGA的改進(jìn)型分組交織器的設(shè)計(jì)與實(shí)現(xiàn)

          • Turbo碼是由法國人Berrou于1993年提出的一種性能優(yōu)越的信道編碼方案[1],其應(yīng)用已逐步推廣到衛(wèi)星通信、移動(dòng)通信和計(jì)算機(jī)通信等領(lǐng)域。交織器作為Turbo碼編碼器中的重要組成部分,在Turbo碼的性能中起著至關(guān)重要
          • 關(guān)鍵字: FPGA  改進(jìn)型  分組  交織器    

          基于MEMS和FPGA的移動(dòng)硬盤數(shù)據(jù)加解密系統(tǒng)

          Altera公司今天宣布推出Quartus II軟件9.1

          •   Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面,業(yè)界性能和效能最好的軟件。與以前的軟件版本相比,Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時(shí)間縮短了20%,編譯時(shí)間比競爭高密度40-nm和65-nm設(shè)計(jì)仍然快2到3倍。軟件新特性是快速重新編譯,對(duì)于較小的設(shè)計(jì)改動(dòng),這一特性大大縮短了編譯時(shí)間,而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。   Quar
          • 關(guān)鍵字: Altera  Quartus  CPLD  FPGA  HardCopy  

          Altera今天發(fā)布Cyclone IV FPGA新系列

          •   Altera公司拓展其成功的Cyclone® FPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢,于今天發(fā)布Cyclone IV FPGA新系列。在移動(dòng)視頻、語音和數(shù)據(jù)訪問以及高質(zhì)量3D圖像對(duì)低成本帶寬需求的推動(dòng)下,Cyclone IV FPGA系列增加了對(duì)主流串行協(xié)議的支持,不但實(shí)現(xiàn)了低成本和低功耗,而且還提供豐富的邏輯、存儲(chǔ)器和DSP功能。   Cyclone IV FPGA系列有兩種型號(hào)。Cyclone IV GX器件具有150K邏輯單元(LE)、6.5-Mbit RAM、360個(gè)乘法器,以及
          • 關(guān)鍵字: Altera  FPGA  Cyclone  

          基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計(jì)

          • 在低成本、多通道數(shù)據(jù)采集系統(tǒng)中,串行接口A/D轉(zhuǎn)換器得到了廣泛的應(yīng)用,但是通道的輪換以及串行數(shù)據(jù)的傳輸會(huì)降低數(shù)據(jù)采集的速度和CPU的工作效率。以ADS7844為例介紹基于FPGA和VHDI。語言的A/D控制器設(shè)計(jì)方法,并通過計(jì)算機(jī)時(shí)序仿真結(jié)果驗(yàn)證了該控制器的正確性。該控制器具有輸入通道自動(dòng)轉(zhuǎn)換、數(shù)據(jù)并行輸出等特點(diǎn),提高了采集速度和CPU的工作效率。
          • 關(guān)鍵字: 轉(zhuǎn)換器  控制器  設(shè)計(jì)  A/D  串行  FPGA  通道  基于  轉(zhuǎn)換器  

          DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)的FPGA實(shí)現(xiàn)

          • 研究采用編碼擴(kuò)頻的DS/FH混合擴(kuò)頻接收機(jī)的核心模塊――同步及解擴(kuò)部分的FPGA實(shí)現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上,實(shí)現(xiàn)了接收機(jī)的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成,提高了捕獲速度。實(shí)驗(yàn)結(jié)果證明該方案是正確可行的。
          • 關(guān)鍵字: 技術(shù)  FPGA  實(shí)現(xiàn)  同步  擴(kuò)及  混合  擴(kuò)頻  接收機(jī)  DS/FH  轉(zhuǎn)換器  

          基于FPGA的示波器圖文顯示系統(tǒng)的設(shè)計(jì)方案

          • 0引言FPGA(FieldProgrammableGateArray),即現(xiàn)場可編程門陣列是大規(guī)模可編程邏輯器件,可以取代現(xiàn)...
          • 關(guān)鍵字: FPGA  示波器  圖文顯示  Spartan-Ⅲ  

          Altera開始發(fā)售首款集成11.3-Gbps收發(fā)器的FPGA

          •   Altera公司 今天宣布,開始量產(chǎn)發(fā)售Stratix® IV GT EP4S100G2 FPGA,這是業(yè)界首款集成了11.3-Gbps收發(fā)器的FPGA。Stratix IV GT FPGA是目前唯一滿足100G以太網(wǎng)(GbE)和100G光傳送網(wǎng)(OTN)下一代成幀器、MAC、橋接和交換應(yīng)用高速帶寬需求的單芯片器件。通信系統(tǒng)設(shè)計(jì)人員利用Altera成熟可靠的高密度、高性能100G解決方案開發(fā)100G系統(tǒng),相對(duì)于ASIC、ASSP和目前其他的FPGA技術(shù),不但縮短了產(chǎn)品面市時(shí)間,而且還降低了風(fēng)險(xiǎn)
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          Arria II GX器件榮獲嵌入式系統(tǒng)編輯推薦獎(jiǎng)評(píng)選“最佳FPGA產(chǎn)品獎(jiǎng)”

          •   Altera公司今天宣布,近日在北京清華大學(xué)舉辦的高校電子論壇上, Arria® II GX FPGA獲得由《電子產(chǎn)品世界》(EEPW)雜志頒發(fā)的嵌入式系統(tǒng)編輯推薦獎(jiǎng)評(píng)選“最佳FPGA獎(jiǎng)”。   EEPW編輯團(tuán)隊(duì)以及行業(yè)專家和工程師組成了評(píng)委會(huì)進(jìn)行評(píng)選,同時(shí)通過網(wǎng)絡(luò)投票選出該獎(jiǎng)項(xiàng),二者比例分別為49%和51%。評(píng)委會(huì)一致同意推薦Arria II GX FPGA,在EEPW網(wǎng)站的投票中,該系列也是高票當(dāng)選。   EEPW執(zhí)行總編王瑩評(píng)論說:“Arria I
          • 關(guān)鍵字: Altera  Arria  FPGA  

          工程師賽車爆缸爆出明星創(chuàng)業(yè)企業(yè)

          •   并非只有宇宙才誕生于大爆炸。目前硅谷最火的汽車電子新創(chuàng)企業(yè) PLX Devices 也誕生于創(chuàng)始人的引擎爆炸。   PLX 最新的產(chǎn)品是一款能夠監(jiān)測汽油使用狀況,鼓勵(lì)節(jié)油駕駛的插入式器件。它源自公司 28 歲的首席執(zhí)行官 Paul Lowchareonkul 在駕車與奔馳賽車跑壞了引擎后發(fā)明的一個(gè)空氣燃油比測量儀。這兩款器件均采用了賽靈思 FPGA 平臺(tái)。   Lowchareonkul 對(duì)轎車和賽車始終保持著如火的激情。他在加州大學(xué)歐文分校就讀期間曾駕駛過一輛加大馬力的本田序曲 (Honda P
          • 關(guān)鍵字: Xilinx  FPGA 汽車電子  

          浮點(diǎn):用 FPGA 嵌入式處理器實(shí)現(xiàn)您的構(gòu)想

          •   在采用數(shù)值處理技術(shù)創(chuàng)建嵌入式應(yīng)用時(shí),通常以整數(shù)或定點(diǎn)表示法來確保算術(shù)運(yùn)算盡量簡單,這一點(diǎn)至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。   FPGA 非常適用于執(zhí)行定點(diǎn)運(yùn)算,并能在邏輯或基于軟件或硬件處理器的實(shí)施方案中創(chuàng)建高度并行的數(shù)據(jù)路徑解決方案。Virtex®-5 FPGA 產(chǎn)品系列中 FXT 系列的最新硬件處理器 Xilinx® PowerPC® 440 可提供超標(biāo)量功能,讓用戶能夠?qū)ζ骷幊蹋蛊湟愿哌_(dá) 550 MHz 的時(shí)鐘速率并行執(zhí)行
          • 關(guān)鍵字: xilinx  FPGA  Virtex  PowerPC  
          共6387條 341/426 |‹ « 339 340 341 342 343 344 345 346 347 348 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();