avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

利用Freeze技術(shù)的FPGA實現(xiàn)低功耗設(shè)計

由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求，系統(tǒng)設(shè)計師現(xiàn)在比什么時候都關(guān)注功耗問題。
關(guān)鍵字： Freeze FPGA 低功耗設(shè)計

基于FPGA設(shè)計安全的汽車通信網(wǎng)絡(luò)

汽車工業(yè)正在經(jīng)歷一場無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場。由于高速網(wǎng)絡(luò)連接正設(shè)法進(jìn)入汽車領(lǐng)域，設(shè)計師面臨新通信標(biāo)準(zhǔn)實施的挑戰(zhàn)。許多已經(jīng)習(xí)慣于漫長開發(fā)周期的設(shè)計師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進(jìn)行競爭。為調(diào)整上市時間并駕馭出現(xiàn)的多個標(biāo)準(zhǔn)，設(shè)計師正轉(zhuǎn)向采用FPGA(現(xiàn)場可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠(yuǎn)程信息系統(tǒng)，幾乎沒有設(shè)計師能夠充分明白他們選擇的fpga在安全上意味著什么。構(gòu)建安全的網(wǎng)絡(luò)首先要設(shè)計安全的系統(tǒng)，而且選擇
關(guān)鍵字： FPGA 設(shè)計汽車通信嵌入式

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計與實現(xiàn)

　　專用交換機(jī)過于強(qiáng)大專業(yè)的功能，以及昂貴的價格，并非小型建網(wǎng)的理想選擇;同時，傳統(tǒng)的PBX的模擬交換方式存在著失真大、欠靈活以及隨規(guī)模增大而復(fù)雜度劇增的不足。本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規(guī)模局域網(wǎng)的數(shù)字交換機(jī)。FPGA的使用在保證了性能提高的同時，在復(fù)雜度和擴(kuò)展性方面也有了明顯的改進(jìn)。　　一、系統(tǒng)結(jié)構(gòu) 　　本系統(tǒng)實現(xiàn)了帶有16路內(nèi)線電話、同時具備4路外線接口的數(shù)字交換機(jī)，系統(tǒng)結(jié)構(gòu)如圖1。　　　　(1)用戶接口及PCM編碼部分　　用戶接口電路選
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 數(shù)字交換系統(tǒng) MCU和嵌入式微處理器

基于FPGA設(shè)計安全的汽車通信網(wǎng)絡(luò)

　　汽車工業(yè)正在經(jīng)歷一場無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場。由于高速網(wǎng)絡(luò)連接正設(shè)法進(jìn)入汽車領(lǐng)域，設(shè)計師面臨新通信標(biāo)準(zhǔn)實施的挑戰(zhàn)。許多已經(jīng)習(xí)慣于漫長開發(fā)周期的設(shè)計師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進(jìn)行競爭。為調(diào)整上市時間并駕馭出現(xiàn)的多個標(biāo)準(zhǔn)，設(shè)計師正轉(zhuǎn)向采用FPGA(現(xiàn)場可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠(yuǎn)程信息系統(tǒng)，幾乎沒有設(shè)計師能夠充分明白他們選擇的fpga在安全上意味著什么。構(gòu)建安全的網(wǎng)絡(luò)首先要設(shè)計安全的系統(tǒng)，而且選擇適當(dāng)?shù)?/li>
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 汽車通信網(wǎng)絡(luò) MCU和嵌入式微處理器

致力推動FPGA深入高校教育，Altera舉辦全國大學(xué)教師會議

近日，Altera公司在清華大學(xué)拉開了全國大學(xué)教師會議的序幕，來自全國118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學(xué)術(shù)盛會。這已是Altera公司第五次舉辦的全國范圍內(nèi)的大學(xué)教師會議。自2003年以來，Altera公司一年一度的大學(xué)教師會議，將全國各大高校的教師匯聚一堂，通過若干專題研討會以及經(jīng)驗交流，讓廣大高校老師對可編程邏輯技術(shù)的發(fā)展及其在大學(xué)課程中的應(yīng)用有更深入的了解，對課程設(shè)置的改革有更清晰的概念，為高校教師的應(yīng)用教學(xué)搭建起交流學(xué)習(xí)的平臺。在今年
關(guān)鍵字： FPGA Altera

致力推動FPGA深入高校教育，Altera舉辦全國大學(xué)教師會議

關(guān)鍵字： FPGA Altera舉辦全國大學(xué)教師會議

基于FPGA+PCI的并行計算平臺實現(xiàn)

　　當(dāng)前對于各種加密算法.除了有針對性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計簡便而具有實際應(yīng)用的前景。　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點，用于取代ISA總線而成為目前臺式計算機(jī)的事實I/O總線標(biāo)準(zhǔn)，在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA PCI 并行計算 MCU和嵌入式微處理器

基于FPGA的分布式算法FIR濾波器設(shè)計

　　引言　　FIR(finite impulse response)濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴(yán)格的線性相頻特性，同時其單位沖激響應(yīng)是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識別等領(lǐng)域都有著廣泛的應(yīng)用。　　目前FIR濾波器的硬件實現(xiàn)有以下幾種方式：　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡單，但是由于字長和階數(shù)的規(guī)格較少，不易完全滿足實際需要。雖然可采用多片擴(kuò)展來滿足要求，但會增加體積和
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR FPGA 濾波器 MCU和嵌入式微處理器

FPGA奔向45納米

　　Altera公司技術(shù)開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大，同時開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計和工藝開發(fā)的方式來實現(xiàn)2008年45nm FPGA的生產(chǎn)。　　那個叫Moore的人真幸運。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預(yù)測了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說他幸運，是因為那個
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 45納米 IC 模擬IC

C語言平臺　縮短SoC前期設(shè)計時間

　　在設(shè)計上能減少結(jié)構(gòu)探索時間的C語言平臺，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點是作業(yè)時間非常冗長。然而，C語言平臺的設(shè)計方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺的樣品，大約需要半年左右的結(jié)構(gòu)探索時間，如果採用C語言平臺的設(shè)計方式，只需要花費約2周~1個月的時間。　　目前開發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) C語言 SoC FPGA MCU和嵌入式微處理器

FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護(hù)功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 語音存儲 MCU和嵌入式微處理器

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

　　64 Kbit/s的A律或μ律的對數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無線語音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無線語音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA CVSD 語音編解碼器 MCU和嵌入式微處理器

基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

采用AVR單片機(jī)對FPGA進(jìn)行配置

Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，F(xiàn)PGA為從屬器件，由相應(yīng)的控制電路或微處理器控制配置過程，包括通過下載
關(guān)鍵字：單片機(jī) FPGA MCU和嵌入式微處理器

FPGA的堆疊封裝，欲革背板與SoC的命

　　FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯(lián)性和高速運算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進(jìn)行不停地改進(jìn)，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術(shù)，那么FPGA平臺可能就會成為一個標(biāo)準(zhǔn)的、虛擬的SoC（Virtual SoC）的
關(guān)鍵字： FPGA SoC MCU和嵌入式微處理器