cadence?virtuoso? 文章 進(jìn)入cadence?virtuoso?技術(shù)社區(qū)
Cadence與UMC推出65納米低功耗參考設(shè)計(jì)流程
- 全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)與領(lǐng)先的全球半導(dǎo)體晶圓廠UMC (NYSE: UMC, TSE: 2303)今天宣布推出基于通用功率格式（CPF）的低功耗參考設(shè)計(jì)流程，面向UMC 65納米工藝。該參考流程讓客戶能夠在使用UMC的低功耗套件時(shí)實(shí)現(xiàn)最佳的65納米低功耗設(shè)計(jì)，該套件中包含了基于CPF的庫和其他知識(shí)產(chǎn)權(quán)。 這種65納米低功耗參考流程使用UMC的“Leon”測試芯片作為參考設(shè)計(jì)。Leon是一個(gè)開放源碼的32位RISC微處理
- 關(guān)鍵字： Cadence UMC 低功耗 Leon CPF
Cadence推出對(duì)應(yīng)OVM的驗(yàn)證IP
- 全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出首批兩款對(duì)應(yīng)開放式驗(yàn)證方法學(xué)（OVM）的高級(jí)測試平臺(tái)驗(yàn)證IP（VIP）產(chǎn)品。這些改進(jìn)能夠讓迅猛發(fā)展的OVM用戶團(tuán)體輕松獲得Cadence®指標(biāo)導(dǎo)向型驗(yàn)證解決方案，可預(yù)測地實(shí)現(xiàn)高質(zhì)量驗(yàn)證閉合。AMBA® 3 AXI ™ 和AMBA AHB™ VIP已經(jīng)在數(shù)百種設(shè)計(jì)中得以證明，現(xiàn)在作為多語言的通用驗(yàn)證組件（Universal Verification Components ,UV
- 關(guān)鍵字： Cadence OVM 驗(yàn)證IP VIP
Cadence強(qiáng)化的高級(jí)節(jié)點(diǎn)設(shè)計(jì)解決方案對(duì)定制IC設(shè)計(jì)實(shí)現(xiàn)經(jīng)過實(shí)際生產(chǎn)驗(yàn)證的改良
- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS)，今天公布了一系列新的定制IC設(shè)計(jì)功能，幫助芯片制造商加快大型復(fù)雜設(shè)計(jì)的量產(chǎn)化，尤其是在65納米及以下的高級(jí)節(jié)點(diǎn)工藝。這些經(jīng)過實(shí)際生產(chǎn)證明對(duì)Virtuoso?技術(shù)的提升，進(jìn)一步強(qiáng)化了Cadence用于降低風(fēng)險(xiǎn)和提升生產(chǎn)力的同時(shí)管理幾何尺寸與復(fù)雜性的全套解決方案。 對(duì)Virtuoso? 定制設(shè)計(jì)平臺(tái)的主要改進(jìn)將會(huì)出現(xiàn)在最新版本中，提供更為緊密的可生產(chǎn)性整合、更好的寄生分析，更快的仿真工具，用于精確而高效地驗(yàn)證
- 關(guān)鍵字： Cadence IC 定制數(shù)字 模擬/混合信號(hào) 系統(tǒng)級(jí)芯片設(shè)計(jì) Virtuoso
Cadence新技術(shù)加速模擬和混合信號(hào)驗(yàn)證
- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS)，今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級(jí)“turbo”技術(shù)目前已經(jīng)推出，這是業(yè)界領(lǐng)先的模擬SPICE電路仿真器，獲得了全面的晶圓廠支持。這種turbo技術(shù)能夠在提升性能的同時(shí)，確保硅片的精確性，讓設(shè)計(jì)師能夠驗(yàn)證他們復(fù)雜的大型模擬設(shè)計(jì)，例如PLL(phase-locked loops)、ADC(analog-to-di
- 關(guān)鍵字： Cadence turbo Cadence?Virtuoso? Spectre? Circuit Simulator
Cadence聯(lián)手香港科技園
- 中國香港，2008年2月19日——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)廠商Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS)今天宣布香港科技園公司（香港科技園）已經(jīng)選擇Cadence為其通信、無線、移動(dòng)和多媒體產(chǎn)業(yè)的客戶提供更先進(jìn)的EDA技術(shù)和解決方案。通過與Cadence的合作，香港科技園幫助香港政府為眾多中小型IC企業(yè)提供支持。此外，該合作關(guān)系再次確認(rèn)了Cadence做為EDA供應(yīng)商在香港的領(lǐng)先地位。 “通過我們與全球領(lǐng)先的EDA供應(yīng)商Cadence的合作，香港IC設(shè)計(jì)平臺(tái)已
- 關(guān)鍵字： Cadence 香港科技園
CADENCE硬件仿真器在Ethernet交換芯片驗(yàn)證中的應(yīng)用
- 隨著網(wǎng)絡(luò)通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡(luò)通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗(yàn)證的周期，是我們面臨的重要課題，為此，我們選用了CADENCE硬件仿真器Palladium作為驗(yàn)證加速平臺(tái)。 1 概述 隨著網(wǎng)絡(luò)通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡(luò)通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗(yàn)證的周期，是我們面臨的重要課題，為此，我們選用了Cadence硬件仿真器Palladium作為驗(yàn)證加速平臺(tái)。 Cad
- 關(guān)鍵字： CADENCE
Cadence攜手ARM為多核與低功耗器件提供參考方法學(xué)
- Cadence設(shè)計(jì)系統(tǒng)公司與ARM 宣布推出兩種由它們聯(lián)合開發(fā)的新的實(shí)現(xiàn)參考方法學(xué)，一種用于ARM11(TM) MPCore(TM)多核處理器，另一種用于ARM1176JZF-S(TM)處理器的低功耗實(shí)現(xiàn)，后者集成了ARM® Intelligent Energy Manager (IEM(TM))技術(shù)。針對(duì)這兩款A(yù)RM處理器的這些Cadence參考方法學(xué)是兩個(gè)公司緊密合作的成果，為設(shè)計(jì)多核、低功耗器件的共同客戶提供了增強(qiáng)的設(shè)計(jì)解決方案。 “Cadence低功耗解決方案包括Encounte
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Cadence ARM 處理器 MCU和嵌入式微處理器
CADENCE改進(jìn)企業(yè)驗(yàn)證產(chǎn)品提高工程師效率
- Cadence設(shè)計(jì)系統(tǒng)公司宣布為Cadence® Incisive® Enterprise驗(yàn)證產(chǎn)品系列添加全新技術(shù)，讓工程師團(tuán)隊(duì)能夠解決多模式手機(jī)、游戲機(jī)和HD-DVD播放器等產(chǎn)品越來越復(fù)雜的芯片設(shè)計(jì)問題。Incisive技術(shù)目前為新開發(fā)的開放型驗(yàn)證方法學(xué)(OVM)提供支持，這是一種強(qiáng)大的全新面向方面生成引擎，也是Cadence事務(wù)型加速(TBA)的第二代，為多測試平臺(tái)語言提供本征支持，在不同驗(yàn)證語言和各種與生產(chǎn)效率有關(guān)的方面都進(jìn)行了改良。這種全新的面向方面生成引擎利用面向方面編程(A
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Cadence HD-DVD 消費(fèi)電子
Cadence喜迎第100家Encounter Timing System用戶
- Cadence設(shè)計(jì)系統(tǒng)公司宣布創(chuàng)新的 Cadence® Encounter® Timing System 簽收解決方案自從一年前推出以來，已經(jīng)為100家客戶所采用和配置。Encounter Timing System目前已經(jīng)被TSMC、Freescale 半導(dǎo)體和智原科技.等公司采用，在無論是網(wǎng)絡(luò),通訊器件還是微處理器和圖形芯片等尖端芯片的設(shè)計(jì)和開發(fā)上扮演著重要角色。Encounter Timing System目前正在被第99和100家客戶使用，他們是新成立不久的Luminary M
- 關(guān)鍵字： 消費(fèi)電子 Cadence 圖形芯片 微處理器 消費(fèi)電子
Cadence推出面向最新的Cadence® Virtuoso®平臺(tái)版本的晶圓廠設(shè)計(jì)工具包
- Cadence設(shè)計(jì)系統(tǒng)公司與半導(dǎo)體晶圓廠UMC公司宣布推出面向最新的Cadence® Virtuoso®定制設(shè)計(jì)平臺(tái)(IC6.1)版本的UMC 65納米晶圓廠設(shè)計(jì)工具包(FDKs)。這一工具包將為設(shè)計(jì)師提供邏輯/模擬模式65納米標(biāo)準(zhǔn)性能(SP)和邏輯/模擬模式65納米低漏電(LL)工藝。Cadence Virtuoso技術(shù)有助于加速、混合信號(hào)和RF器件的精確芯片設(shè)計(jì)。 “這種65納米R(shí)F設(shè)計(jì)工具包的推出將會(huì)幫助我們的客戶更快地意識(shí)到我們的經(jīng)過產(chǎn)品驗(yàn)證的65納米SP 和RF LL技
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Cadence UMC 晶圓
采用創(chuàng)新思維，Cadence新工具讓45nm IC量產(chǎn)提速！
- 45nm節(jié)點(diǎn)被稱為IC設(shè)計(jì)的分水嶺，因?yàn)樵谶@一節(jié)點(diǎn)，不僅半導(dǎo)體材料特性、光刻技術(shù)已經(jīng)接近極限，而且EDA工具也要面臨更高層次抽象、創(chuàng)新平臺(tái)、DFM、多電源域等諸多新挑戰(zhàn)，針對(duì)這一節(jié)點(diǎn)上的EDA工具開發(fā)需要更多創(chuàng)新的思維和策略。因?yàn)樘魬?zhàn)很多，所以業(yè)界人士對(duì)45nm的芯片設(shè)計(jì)和制造未來憂心忡忡。不過，欣喜的是，在9月11日硅谷的CDNLive!用戶會(huì)議上，Cadence向領(lǐng)先的半導(dǎo)體設(shè)計(jì)者和經(jīng)理們展示了自己的45nm設(shè)計(jì)流程。其對(duì)應(yīng)的產(chǎn)品Cadence Encounter數(shù)字設(shè)計(jì)平臺(tái)因采用了創(chuàng)新的思維和策
- 關(guān)鍵字： 創(chuàng)新思維 Cadence 45nm IC量產(chǎn) MCU和嵌入式微處理器
FARADAY選擇CADENCE VOLTAGESTORM用于高級(jí)65納米低功耗簽收
- Cadence設(shè)計(jì)系統(tǒng)公司與領(lǐng)先的ASIC和硅智產(chǎn)(SIP)無晶圓IC設(shè)計(jì)公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術(shù)進(jìn)行低功耗簽收，并支持智原的尖端低功耗設(shè)計(jì)。智原使用VoltageStorm的靜態(tài)和動(dòng)態(tài)功率分析檢驗(yàn)其高級(jí)低功耗設(shè)計(jì)技術(shù)，包括功率門控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規(guī)劃。 智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級(jí)別。不過由于意識(shí)到了65納米及以下級(jí)別低功耗簽收帶來的新技術(shù)挑戰(zhàn)，智原對(duì)目前市
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Cadence IC ASIC MCU和嵌入式微處理器
CADENCE公布新的RF技術(shù)簡化納米級(jí)無線設(shè)備芯片的設(shè)計(jì)
- Cadence設(shè)計(jì)系統(tǒng)公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設(shè)計(jì)、分析與建模的完整流程。這種新技術(shù)讓模擬與RF設(shè)計(jì)師能夠輕易掌握無源元件的設(shè)計(jì)，迅速開發(fā)出復(fù)雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應(yīng)系數(shù)、Q值和頻率等設(shè)計(jì)規(guī)范開始，幫助設(shè)計(jì)師為他們的特定應(yīng)用和工藝技術(shù)自動(dòng)生成最適宜的感應(yīng)器件，實(shí)現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗(yàn)生成的器件，不再
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) CADENCE RF 芯片 模擬IC
Cadence低功耗解決方案加快無線設(shè)備的開發(fā)速度
- Cadence設(shè)計(jì)系統(tǒng)公司，宣布G2 Microsystems已經(jīng)使用Cadence®低功耗解決方案開發(fā)了創(chuàng)新的無線移動(dòng)跟蹤設(shè)備。這種完整、集成的且易用的流程，基于Si2標(biāo)準(zhǔn)的通用功率格式(CPF)，讓G2 Microsystems能夠?qū)崿F(xiàn)更快上市以及超低功耗的目標(biāo)。 G2 Microsystems總部位于加州坎貝爾市，專門設(shè)計(jì)和制造超低功耗、特定用途的Wi-Fi解決方案，用于實(shí)時(shí)方位跟蹤、無線傳感、移動(dòng)設(shè)備和資產(chǎn)跟蹤標(biāo)識(shí)等用途。該公司利用其低功耗Wi-Fi專業(yè)技術(shù)以及全面應(yīng)用Caden
- 關(guān)鍵字： 通訊 無線 網(wǎng)絡(luò) Cadence 無線設(shè)備 無線網(wǎng)絡(luò)
SMIC推出基于CPF的CADENCE 低功耗數(shù)字參考流程
- 中芯國際集成電路制造有限公司與Cadence設(shè)計(jì)系統(tǒng)有限公司，今天宣布 SMIC 正推出一種基于通用功率格式 (CPF) 的90納米低功耗數(shù)字參考流程，以及兼容 CPF 的庫。SMIC 還宣布其已經(jīng)加盟功率推進(jìn)聯(lián)盟 (PFI)。 這種新流程使用了由 SMIC 開發(fā)的知識(shí)產(chǎn)權(quán)，并應(yīng)用了 Cadence 設(shè)計(jì)系統(tǒng)有限公司 (Nasdaq: CDNS) 的低功耗解決方案，其設(shè)計(jì)特點(diǎn)是可提高生產(chǎn)力、管理設(shè)計(jì)復(fù)雜性，并縮短上市時(shí)間。這種流程是 Cadence 與 SMIC 努力合作的結(jié)晶，進(jìn)一步強(qiáng)化了彼此
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 中芯國際 CPF CADENCE MCU和嵌入式微處理器
cadence?virtuoso?介紹
您好，目前還沒有人創(chuàng)建詞條cadence?virtuoso?!
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence?virtuoso?的理解，并與今后在此搜索cadence?virtuoso?的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence?virtuoso?的理解，并與今后在此搜索cadence?virtuoso?的朋友們分享。 創(chuàng)建詞條
cadence?virtuoso?相關(guān)帖子
cadence?virtuoso?資料下載
cadence?virtuoso?專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473