cadence 文章 進入cadence技術(shù)社區(qū)
大幅縮減設(shè)計進程 Cadence新設(shè)備為硬件仿真驗證提速
- 當前隨著國內(nèi)IC設(shè)計產(chǎn)業(yè)越來越受關(guān)注，短時間內(nèi)涌現(xiàn)出海量的IC設(shè)計初創(chuàng)企業(yè)，對這些初創(chuàng)或者正在快速成長的IC設(shè)計企業(yè)來說，如何盡可能縮短設(shè)計進程，加速設(shè)計上市時間是一個不可回避的關(guān)鍵點。作為當下幾乎已經(jīng)占據(jù)IC設(shè)計近60%工作量的仿真與驗證環(huán)節(jié)，如果能夠借助先進的工具大幅縮短這個過程所需的時間，那么將為諸多IC設(shè)計企業(yè)的產(chǎn)品成功增添重要的砝碼。 為了更好地提升IC設(shè)計客戶的仿真與驗證效率，三大EDA公司不斷更新各自的仿真驗證工具，希望盡可能將該環(huán)節(jié)的時間大幅壓縮，其中Cadence選擇推出下一代
- 關(guān)鍵字： Cadence Palladium Z2 Protium X2 仿真驗證
Cadence推出新一代電路仿真器FastSPICE 效能高達3倍
- Cadence 宣布全新的Cadence Spectre FX 仿真器(Simulator)，此新一代的FastSPICE電路仿真器能夠有效驗證內(nèi)存和大規(guī)模系統(tǒng)單芯片(SoC)設(shè)計。Spectre FX 仿真器中具創(chuàng)新和可擴展性的FastSPICE架構(gòu)，可為客戶提供高達3倍的效能。當今復(fù)雜的內(nèi)存和SoC設(shè)計需要高精度和快速模擬效能，以確保按預(yù)期運作并滿足芯片規(guī)格。 此外，在芯片驗證過程中，布局后寄生效應(yīng)變得越來越重要，尤其是對于先進制程設(shè)計而言，要考慮布局對芯片功能的影響。 FastSPICE求解器可在S
- 關(guān)鍵字： Cadence 電路仿真器 FastSPICE
云端部署引領(lǐng)IC設(shè)計邁向全自動化
- 隨著科技應(yīng)用走向智能化、客制化，系統(tǒng)復(fù)雜度明顯增長，IC設(shè)計業(yè)者要搶占車用、通訊或物聯(lián)網(wǎng)等熱門市場，以強大運算力實現(xiàn)快速驗證與設(shè)計已不足夠，部署彈性和整合資源將成為開發(fā)的關(guān)鍵考慮，云端部署會是重要的一步棋。通訊、車用和物聯(lián)網(wǎng)是未來IC應(yīng)用的主要場域，尤其隨著持續(xù)開發(fā)人工智能應(yīng)用，以及擴大部署5G、Wi-Fi 6等新一代網(wǎng)絡(luò)技術(shù)，這些頗具潛力的應(yīng)用展現(xiàn)了強勁成長。根據(jù)市調(diào)機構(gòu)IC Insights上（6）月公布的研究顯示，消費性及通訊IC類仍居IC市場最高市占率，至2024年預(yù)計將達35.5%，在近20年來
- 關(guān)鍵字： Cadence 臺積電 EDA IC設(shè)計
Cadence臺積電微軟以云計算縮減IC設(shè)計驗證時間
- Cadence Design Systems, Inc.宣布與臺積電及微軟三方合作之成果。該合作的重點是利用云端基礎(chǔ)架構(gòu)來縮短半導(dǎo)體設(shè)計簽核時程。透過此合作，客戶將可藉由微軟 Azure上的Cadence CloudBurst平臺，采用臺積電技術(shù)的Cadence Tempus時序簽核解決方案及Quantus提取解決方案，獲得加速完成時序簽核的途徑。臺積電設(shè)計建構(gòu)管理處資深處長Suk Lee表示：「半導(dǎo)體研發(fā)人員正以先進的制程技術(shù)來實現(xiàn)與滿足超過其功率及效能上的要求。但在日益復(fù)雜的先進制程簽核要求下，使得實
- 關(guān)鍵字： Cadence 臺積電 微軟 IC設(shè)計
Cadence與聯(lián)電合作開發(fā)28納米HPC+工藝中模擬/混合信號流程的認證
- 聯(lián)華電子今（6日）宣布Cadence?模擬/混合信號（AMS）芯片設(shè)計流程已獲得聯(lián)華電子28納米HPC+工藝的認證。 透過此認證，Cadence和聯(lián)電的共同客戶可以于28納米HPC+工藝上利用全新的AMS解決方案，去設(shè)計汽車、工業(yè)物聯(lián)網(wǎng)（IoT）和人工智能（AI）芯片。 此完整的AMS流程是基于聯(lián)電晶圓設(shè)計套件（FDK）所設(shè)計的，其中包括具有高度自動化電路設(shè)計、布局、簽核及驗證流程的一個實際示范電路，讓客戶可在28納米的HPC+工藝上實現(xiàn)更無縫的芯片設(shè)計。Cadence AMS流程結(jié)合了經(jīng)客制化確認的類比
- 關(guān)鍵字： Cadence 聯(lián)電 28納米HPC 工藝中模擬/混合信號 流程認證
Cadence推出Clarity 3D場求解器，為系統(tǒng)級分析和設(shè)計提供前所未有的性能及容量
- 內(nèi)容提要： ? Clarity 3D Solver場求解器是Cadence系統(tǒng)分析戰(zhàn)略的首款產(chǎn)品，電磁仿真性能比傳統(tǒng)產(chǎn)品提高10倍，并擁有近乎無限的處理能力，同時確保仿真精度達到黃金標準 ? 全新的突破性的架構(gòu)針對云計算和分布式計算的服務(wù)器進行優(yōu)化，使得仿真任務(wù)支持調(diào)用數(shù)以百計的CPU進行求解 ? 真正的3D建模技術(shù)，避免傳統(tǒng)上為了提高仿真效率而人為對結(jié)構(gòu)進行剪切帶來的仿真精度降低的風(fēng)險 ? 輕松讀取所有標準芯片和IC封裝平臺的設(shè)計數(shù)據(jù)，并與Cadence設(shè)計平臺實現(xiàn)專屬集成
- 關(guān)鍵字： Cadence Cadence? Clarity? 3D Solver場求解器
Arm、Cadence、Xilinx聯(lián)合推出基于TSMC 7納米工藝的首款A(yù)rm Neoverse系統(tǒng)開發(fā)平臺，面向下一代云到邊緣基礎(chǔ)設(shè)施
- 中國上海，2019年3月13日—Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，聯(lián)合推出基于全新Armò Neoverse? N1的系統(tǒng)開發(fā)平臺，該平臺將面向下一代云到邊緣基礎(chǔ)設(shè)施，并已在TSMC(TWSE: 2330, NYSE: TSM) 7納米FinFET工藝上得到全面硅驗證。Neoverse N1 系統(tǒng)開發(fā)平臺(SDP)同時也是業(yè)內(nèi)第一個7納米基礎(chǔ)設(shè)施開發(fā)平臺，可利
- 關(guān)鍵字： Arm Cadence Xilinx
Cadence宣布流片GDDR6芯片：基于三星7LPP，不僅用于顯卡
- 根據(jù)外媒報道，Cadence宣布已成功在三星的7LPP制造工藝中流片其GDDR6 IP芯片?！ adence的GDDR6 IP解決方案包括該公司的Denali內(nèi)存控制器，物理接口和驗證IP?？刂破骱蚉HY的額定值可處理每個引腳高達16 Gbps的數(shù)據(jù)傳輸速率，并具有低誤碼率(BER)功能，可降低內(nèi)存總線上的重試次數(shù)，從而縮短延遲，從而確保更大的內(nèi)存帶寬。IP封裝以Cadence的參考設(shè)計提供，允許SoC開發(fā)人員快速復(fù)制IP設(shè)計人員用于其測試芯片的實現(xiàn)?！ 鹘y(tǒng)上，GDDR內(nèi)存主要用于顯卡，但
- 關(guān)鍵字： Cadence GDDR6
4周小白成為大神，速成Cadence Allegro 讓你走向職場巔峰！
- 一、PCB工程師目前現(xiàn)狀 近年來，隨著工業(yè)4.0戰(zhàn)略的實施，智能硬件的加速崛起，PCB工程師更是成為了未來最有前途的職業(yè)之一。特別是電子工業(yè)的不斷壯大，使得產(chǎn)品研發(fā)周期不斷縮短、信號速率不斷提高、單板密度越來越大、門電路工作電壓越來越低、SI-PI-EMI問題趨于復(fù)雜，這樣就要求PCB設(shè)計工程師必須提高專業(yè)素養(yǎng)，也使得PCB設(shè)計的工作日益成為電子設(shè)計中獨立而又不可缺失的一環(huán)?！ 《⒆鳛橐幻鸄llegro工程師 面對電子設(shè)備這些高性能、高速、高密、輕薄的趨勢，高速信號的PCB設(shè)計，越來越成為電子硬
- 關(guān)鍵字： Cadence
EDA的低功耗游戲
- 隨著芯片設(shè)計轉(zhuǎn)移到90nm和65nm，芯片制造商面臨著新的挑戰(zhàn)包括溫度、穩(wěn)定性及電源可靠性或電源效率的差異性等方面的挑戰(zhàn)。業(yè)界試圖通過幾種途徑努力來
- 關(guān)鍵字： EDA技術(shù) 芯片設(shè)計 Cadence
Cadence Sigrity 2018最新版集成3D設(shè)計與分析，大幅縮短PCB設(shè)計周期
- 楷登電子(美國Cadence公司，NASDAQ: CDNS)今日宣布發(fā)布Cadence? Sigrity? 2018版本，該版本包含最新的3D解決方案，幫助PCB設(shè)計團隊縮短設(shè)計周期的同時實現(xiàn)設(shè)計成本和性能的最優(yōu)化。 獨有的3D設(shè)計及分析環(huán)境，完美集成了Sigrity工具與Cadence Allegro?技術(shù)，較之于當前市場上依賴于第三方建模工具的產(chǎn)品，Sigrity? 2018版本可提供效率更高、出錯率更低的解決方案，大幅度縮短設(shè)計周期的同時、降低設(shè)計失誤風(fēng)險。 此外，全新的3D Workbench
- 關(guān)鍵字： Cadence，PCB
Cadence Innovus助力Realtek成功開發(fā)DTV SoC解決方案
- 楷登電子(美國Cadence公司)今日宣布，瑞昱半導(dǎo)體股份有限公司(Realtek Semiconductor Corp.)將 Cadence? Innovus? 設(shè)計實現(xiàn)系統(tǒng)用于其最新 28nm 數(shù)字電視(DTV)系統(tǒng)級芯片的研發(fā)并成功流片，同時成功縮小了芯片面積并降低了功耗。除了改善結(jié)果質(zhì)量(QoR)之外，Innovus 設(shè)計實現(xiàn)系統(tǒng)容量更高，可支持實現(xiàn)更大的頂層模塊，降低 SoC 頂層設(shè)計的分割區(qū)
- 關(guān)鍵字： Cadence SoC
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細 ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專欄文章
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473